SU1124332A1 - Устройство дл ввода информации - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЩШ , содержащее первьп : и второй регистры, дешифратор, матрицу ключей, информационные входы которых  вл ютс  входами первой группы устройства , входы первой и второй групп дешифратора соединены соответственно с выходами первого и второго регистров, входы группы которых  вл ютс  соответственно входами второй и третьей групп устройства, входы первого и второго регистров  вл ютс  входом устройства, отлича-ющеес  тем, что, с целью повьшени  быстродействи  устройства, в него введены арифметические блоки, группа депифраторов , блок пам ти, коммутатор и матрица элементов ИЛИ, .входы которой соединены с выходами дешифратора и группы дешифраторов, информационные входы дешифраторов группы соединены с выходами соответствующих арифметических блоков, входы первой и второй групп которых соединены соответственно с выходами первого и второго регистров и входами первой и второй групп блока пам ти, входы третьей § группы которого соединены со стробирующим входом соответствующего дешифратора группы и  вл ютс  входами четвертой группы устройства, выходы блока пам ти соединены с входами первой группы коммутатора, выходы которого  вл ютс  выходами устройства , входы второй группы коммутатора соединены с выходами ключей матрицы, входы второй группы которых соединены с выходами элементов ИЛИ матрицы. Ю 9 :о N5

Description

ИэоЛретение относитс  к вычислительной технике и может,быть использовано дл  параллельного вывода определенной части информации с узлов сеточной области (аналоговой ил гибридной) в виде группы узловых напр жений (дл  аналоговой сеточной области), либо группы двоичных слов (дл  цифровой сеточной области) и предназначенных дл  дальйейшей обработки аналоговыми либо цифровыми способами.

Известно устройство дл  полуавтоматической коммзггации задач на аналоговых вычислительных машинах, содержащее блок входных элементов И, который соединен с дйум  входными регистрами и блоком управлени  ., Входные регистры пoдкJдачeны к блоку управлени  и координатным дешифраторам. Выходы одного дешифратора соединены с гнездами сеточной области,а другого - с одним из входов соответствующей схемы совпадени . На вторые входы схемы совпадени  поступают сигналы от выходов информационных гнезд сеточной области, выходы координатных дешифраторов св заны также со схемо индикации. Св зь между блоксм управ лени  и выходами схем совпадени  осуществл етс  через схемы ИЛИ JJ

Наиболее близким к данному изобретению  вл етс  устройство дл  коммутагри задач на аналоговых вычислительных машинах, содержащее блок входных элементов И, выходы которых соединены с входами первого и второго входных регистров, выходы которых соединены соответственно с входами первого и второго координатных дешифраторов, выходы первого дешифратора соединены с первыми входами вентилей первой группы, а входы второго координатного дешифратора . соединены с первыми входами вентилей второй группы, выходы каждого вентил  первой и второй групп соединены : управл ющими входами соответствуюпрге ключей, информацион ные входы ключей объединены междУ собой и подключены к соответствующим входам управл ющего блока цифрового коэффициента, а информационные выходы подключены к соответствующим гнездам сеточной области. Вторые входы вентилей первой и второй групп, входные регистры и

входные элементы И подключены к входам схемы синхронизации 2 .

Недостатком известных устройств  вл етс  низкое быстродействие изза последовательного опроса узлов сеточной области.

Цель изобретени  - повьш1ение быстродействи  устройства.

Поставленна  цель достигаетс  тем, что в устройство дл  ввода информации, содержащее первый и второй регистры, дешифратор, матрицу , ключей,-информационные входы которых  вл ютс  входами первой группы устройства, входы первой и второй групп дешифратора соединены соответственно с выходами первого и второго регистров, входы группы которых  вл ютс  соответственно входами второй и третьей групп устройства, входы первого и второго регистров  вл ютс  входом устройства, дополнительно введены арифметические блоки, группа дешифраторов , блок пам ти, коммутатор и матрица элементов ИЛИ, входы которой соединены с выходами дешифратор и группы дешифраторов, информационн входы дшпифраторов группы соединены с выходами соответствующих арифметических блоков, входы первой и второй групп которых соединены соответственно с выходами первого и второго регистров и входами первой и второй групп блока пам ти, входы третьей группы которых соединены со стробирующ м входом соответствующег дешифратора группы и  вл ютс  входами четвертой группы устройства, . выходы блока пам ти соединены с входами первой группы коммутатора, выхды которого  вл ютс  выходами устройства , входы второй группы коммутатора соединены с выходами ключей матрицы, входы второй группы которых соединены с выходами элеменtoB ИЛИ матрицы. .

На фиг.1- показана структурна  схема предлагаемого устройства; на фиг.2 - диаграммы работы устройства на фиг. 3 - примеры выполнени  р да блоков устройства.

Устройство содержит датчики 1, образующие сетрчнзпо область, регистры 2 и 3, блок 4 пам ти, дешифратор 5, арифметические блоки б, -группу дешифраторов 7, шины 8 управлени , матрицу 9 элементов ИЛИ, матрицу 10

3

ключей, коммутатор 11, мультиплексорВ1 12, сумматоры 13, дешифраторы 14-17.

Устройство работает следующим образом.

По сигналу Запись записываетс  в входные регистры 2 и 3 (фиг.1 и 2 адрес X,Y главного опорного узла сеточного шаблс на.Сеточный шаблон - зто группа узлов в сеточной области, расположенных по заданной геометрической конфигурации (напри:П1 ,п„,п,,

мер, квадрат 2,12(123 ) с которых

Э1 52ПЗЗ информаци  выводитс  параллельно.

Узлы в сеточном шаблоне по.вьшолIн емой функции при.выборке имеют свое название (.например: П главный опорный узел, его адрес поступает от внешнего устройства I системы, .n,j, ,П2з ,П:5,П24- дополнительные , опорные узлы, адреса ко торых определ ют вычислители путем сложени  (вычитани ) констант с X и Y координатами адреса главног опорного узла.В этом примере адреса дополнительных опорных узлов следующие: n j-X+1,Y, П2з-Х,У+1, ,У; n,j,-X,. Дополнительны опорные узлы, в свою очередь, .имеют свои подобласти узлов. В зтом примере дополнительньм опорным узлам

W.23i Ъг 21 соответственно принадлежат узлы подобластей n,jj li, П и Пз причем количество узлов в кавдой подобласти и дополнительных .опорных узлов зависит от конфигурации сеточного шаблона. .Выходы вычислителей 6 (дополнительных опорных узлов) подключены ко входам соответствующих координатных дешифраторов 7 группы, с помощью шин 8 управлени  осуществл етс  подключение или выключение координатных дешифраторов 7 группы. Представл етс  возможность варьировать

количеством одновременно выводимых I

узлов в сеточном шаблоне, т.е. имеетс  возможность измен ть конфиГурагщю сеточного шаблона во врем  моделировани  функции. Это св зано с необходимостью получени  различной точности обрабатываемой информации при вводе с сеточной области 1. Дл  предварительньпс расчетов , опробовани , приблизительного поиска функции на сеточной облас24332

ти и т.д. достаточно меньше узлов в сеточном шаблоне при больших скорост х обработки. Дл  этой цели исходный сеточный шаблон разбит 5 на подобласти. При воздействии внешних сигналов с шин 8 на дешифраторы 7 можно включать и выключать подобласти в сеточном шаблоне. Таким образом, если вз ть пример, можем получить 10 следующие конфигурации сеточного шаблона : nj не включена ни одна подобласть, 11,2 - включена подобП„П ,2П„ ласть n,,nj, включены все

15 .

подобласти П,. и П, и т.д., образующие сеточный шаблон квадратной конфигурации, ранее описанной, при этом главный опорньй узел бу0 дет После записи адреса главного опорного узла вычисл ютс  адреса дополнительных опорных узлов У(2 с координатами X, У+1; ,У;

,У-1 и У2,-Х+1,У. Дл  вычис5 лени  адресов используютс  четыре сумматора 13 (фиг.З). Адрес главного опорного узла X,У и адреса дополнительных опорных узлов Х,У+1; Х-1,У; Х,У-1 и Х-|-1,У с.вы0 ходов сумматоров дешифрируетс  с помощью координатных дешифраторов 5 и 7. По дешифрованным координатам в матрицу 9 элементов ИЛИ на входы логических элементов ИЛИ

,,,lYi,тт

., f поступают сигналы. Причем

на вход элемента ШШ сигнал nocty0 пает с одного из выходов дешифратора 5, на входы элементов ИЛИ У ,с выхода дешифратора 14, на входы элементов ИЛИ УЗ и У - с выхода дешифратора 15,на входы элемен5 тов ИЛИ и - с выхода дешифратора 16 и на входы элементов У и У - с выхода дешифратора 17. . При этом сигналы с выходов любого из дешифраторов будут только в том слу0 чае, если не будет запрещающих

сигналов на внешних шинах 8 системы (фиг.1 и 3)«В матрице 9 включаютс  только те подобласти элементов ИЛИ, к дешифраторам дополнительных опор5 ных узлов которых.не приход т запре шающие сигналы, таким образом получают нузкную конфигурацию сеточного шаблона. Элементы ИЛИ управл ют

V S ключами матрицы 10 ключей и включаю соответственно расположенные ключи м Ili n , 21 Ъ |через информационные вхоК ,1 i ды-вьЛоды которых информаци  проходит от выходов узлов сеточной области 1 на мультиплексоры 12 коммутатора 11. Выходы всех Ключей объед нены в группы, причем таким образом чтобы при любых положени х сеточного шаблона в пределах сеточной области 1 в одну линию входило толь ко по одному узлу от сеточного шаб лона . В этом примере показаны толь ко два из всех возможных положени  сеточного шаблона и выходы ключей объединены следующим образом: К с , т.д., и т.д. По адресу главного опорного узла из блока 4 пам ти выбираютс  заданные кодовые комбинации управлени  мультиплексорами 12, которые 26 поступают в (адресные) входы мультиплексоров 12 и коммутируют нужные линии в нужном пор дке (определенном конфигурацией сеточного шаблона ) на выход так, чтобы узлы сеточного шаблона коммутировались на выход в одном и том же пор дке,, несмотр  на положение сеточного шаблона. Сигналы от шин 8 внешней системы поступают в блок 4 пам ти . Это нужно дл  того, чтобы выключались те из мультиплексоров 12, в которые не првдет информаци  от выключенных подобластей сеточного шаблона. Таким образом в предлагаемом устройстве информаци  вводитс  параллельно и различных узлов сеточной области, что значительно повьшиет быстродействие устройства в цеЛом . ,При этом конфигурацию сеточкого шаблона можно измен ть в ходе эксперимента.

-ТУ.Г/Ч .Г/Л

Адрес на бходе

и  сз

Импульс „запись

Информаци  на выходе КС2и RG3

Нн(рорпаци  на бшоие etivt/cm-. т ел ей $

Мнфоцнацийна выходе ffcs иffC7

Инфорпаци  на быхоое ВлокаЭ

Адрес на выходе nsyff

Информаци  на Выходе блока 10

Информаци  на выходе коммутатора 11

(Pus. 2

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ, содержащее первый и второй регистры, дешифратор, матрицу ключей, информационные входы которых являются входами первой группы устройства, входы первой и второй групп дешифратора соединены соответственно с выходами первого и второго регистров, входы группы которых являются соответственно входами второй и третьей групп устройства, входы первого и второго регистров являются входом устройства, отлича-ющееся тем, что, с целью повыпения быстродействия устройства, в него введены арифметические блоки, группа дешифраторов, блок памяти, коммутатор и матрица элементов ИЛИ, входы которой соединены с выходами дешифратора и группы дешифраторов, информационные входы дешифраторов группы соединены с выходами соответствующих арифметических блоков, входы первой и второй групп которых соединены соответственно с выходами первого и второго регистров и входами первой и второй групп блока памяти, входы третьей группы которого соединены со стробирующим входом соответствующего дешифратора группы и являются входами четвертой группы устройства, выходы блока памяти соединены с входами первой группы коммутатора, выходы которого являются выходами устройства, входы второй группы коммутатора соединены с выходами ключей матрицы, входы второй группы которых соединены с выходами элементов ИЛИ матрицы.

   f