SU1133595A1 - Микропрограммное устройство управлени - Google Patents

Abstract

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок пам ти, регистр адреса, регистр команд, .регистр микрокоманд, дешифратор, мультиплексор логических условий, коммутатор адреса, триггер пуска, генератор тактовых импульсов, блок коммутаторов, блок элементов И, блок элементов ИЛИ, первый элемент ИЛИ, причем выход коммутатора адреса соединен с информационным входом регистра адреса, выход которого соединен с входом блока пам ти, выход блока пам ти соединен с информационным входом регистра микрокоманд, выход кода логических условий регистра микрокоманд соединен с управл ющим входом мультиплексора логических условий и входом дещифратора, выход модифицируемого разр да адреса регистра микрокоманд соединен с первым информационным входом мультиплексора логических условий, выходы немодифицируемых разр дов адреса регистра микрокоманд соединены с первым информационным входом коммутатора адреса и группой информационных,, входов блока коммутаторов, выход микроопераций регистра микрокоманд  вл етс  управл ющим В1гхбдом устройства , выходы дешифратора соединены с первой группой управл ющих входов блока коммутаторов, выходы которых  вл ютс  информационными выходами устройства, выход мультиплексора логических условий соединен с входом модифицируемого разр да адреса первого информационного входа коммутатора адреса и входами немодифицируемых разр дов адреса адресных входов блока коммутаторов, пр мой выход триггера пуска соединен с входом генератора тактовых импульi сов, первый выход которого соединен с входом синхронизации регистра ад (Я С реса и регистра команд, вход логических условий устройства соединен :с вторым 1шформационным входом муль .типлексора логических условийs второй выход генератора тактовых импульсов соединен с входом синхрони1 зации регистра микрокоманд, вход кода операции устройства соединен с оо оо ел со ел информационным Входом регистра команд и входом блока элементов ИЛИ, входы адреса устройства соединены с группой входов блока, элементов , ИЛИ, выход которого соединен с вторым информационным входом коммутатора адреса, пр мой.выход триггера пуска соединен с пр мым управл ющим входом коммутатора адреса, выход конца команды регистра микрокоманд соединен с.инверсным управл ющим входом коммутатора адреса, отличающетем , что, с целью расширее с   ни  области применени , в устройство введены преобразователь кода отказа

Description

в код номера модул , группа тригге .ров отказов, второй и третий элемент ИЛИ и одновибратор, причем выход код логических условий, выходы немодифицируем1 )1х разр дов адреса и выход микроопераций регистра микрокоманд соединены с входом блока контрол  на четность, выход контрольного признака четности регистра микрокоманд соединен с вторым входом блока контрол  на четность, выход которого соединен с D-входом первого триггера отказа группы, пр мой выход которого соединен с выходом отказа устройства и пербым входом второго элемента ИЛИ выход которого соединен с R-входом триггера пуска, выход регистра адреса соединен с третьим входом блоКа контрол  на четность, выход контрольного признака четности регистра адреса соединен с четверть1м входом блока контрол  на четность, вход пуск устройства соединен с входом первого элемента ИЛИ, выход блока элементов ИЛИ соединен с группой входов первого элемента ИЛИ. входы

отказа устройства соединены с S-входами соответствующих триггеров отказа группы, начина  со второго, пр мые выходы которых соединены с первой группой входов блока элементов И, выходы блока элементов И соединены с первой группой преобра .зовател  кода отказа в код номера модул , выходы регистра команд соединены с второй группой входов преобразовател  кода отказа в код номера модул , вьпсоды которого соединены с второй группой управл ющих входов блока коммутаторов и входами третьего элемента ИЛИ, йыходы дешифратора соединены с второй группой входов блока элементов ИЛИ, выход третьего элемента ИЛИ соединен с третьей группой управл ющих вхо ,дов блока коммутаторов, выход признака конца команды регистра микрокоманд соединен с четвертой группой управл ющих входов блока коммутаторо управл ющим входом дешифратора и вхо-дом одновибратора,выход которого соеднен с вторым входом второго элемента ИЛ

Изобретение относитс  к автоматик и вычислительной технике и может быть использовано при построении реконфигурируемых управл ющих и вычислительных систем с использованием множества однотипных микропрограммных устройств управлени .

Известно микропрограммное устройство , содержащее запоминающий блок, регистры, дещйфраторы, блок распределени  элементарных операций, элементы И ij .

Недостатком устройства  вл ютс 

больщие аппаратурные затраты и отсутствие возможности передачи управлени  аналогичному устройству, что, в свою очередь, ограничивает функциональные возможности устройства,

Известно устройство микропрограммного управлени , содержащее счетчий команд,.регистр, дешифратор, матрицу микроопераций , арифметическое устройство, регистр микроопераций 2j

Недостатками устройства  вл ютс  отсутствие возможности передачи

управлени  с одного микропрограммного устройства на другое, отсутствие возможности наращивани  объема и количества микропрограмм, а также сложность в создании унифицированных блоков микропрограммных устройств и систем управлени .

Наиболее близким по технической сущности и достигаемому положительному эффекту к изобретению  вл етс  микропрограммное устройство управлени , которое содержит запоминающий блок, регистр адреса, регистр команд,

регистр микрокоманд, мультиплексор логических условий, коммутатор адреса , триггер пуска, генератор тактовых импульсов, блок коммутаторов, блок элементов И, блок элементов

ИЛИ, первьй элемент ИЛИ, причем выход коммутатора адреса соединен с информационным входом регистра адреса, выход которого соединен с входом запоминающего блока, выход кода логических условий запоминающего блока 34 соединен с управл ющим входом мульти плексора логических условий и входом дешифратора, выход модифицируемого разр да адреса запоминающего блока соединен с первым информационным входом мультиплексора логических условий, выход немодифицируемых разр дов адреса запоминающего блока сое динен с входами немодифицируемых разр дов адреса первого информационного входа коммутатора адреса и входами немодифицируемых разр дов адреса адресных входов блока коммутаторов , выходы микроопераций запоминающего блока  вл ютс  первыми выходами устройства,выходы дешифратора соединены с первыми управл ющими входами блока коммут.аторов, выходы которых  вл ютс  адресными выходами вторых выходов устройства, выход мультиплексора логических условий соединен с входом модифицируемого разр да адреса первого информационного входа коммутатора адреса .и входами немодифицируемых разр дов Адреса адресных входов блока коммутаторов , пр мой выход триггера пуска соединен t входом генератора тактовых импульсов, первый выход котор го соединен с синхронизирующим входом регистра адреса и синхронизирующим входом регистра команд, вход логических условий устройства соеди нен с вторым информационным входом мультиплексора логических условий, второй выход генератора тактовых импульсов соединен с синхронизирующим входом регистра микрокоманд, вход кода операции устройства соеди нен с информационным входом регистр команд и первым входом блока элемен тов ИЛИ, первый - (п-1)-й входы адреса устройства соединены с вторым п-м входами блока элементов ИЛИ, вы ход которого соединен с вторым информационным входом коммутатора адр са, пр мой выход триггера пуска соединен с пр мым управл ющим входо коммутатора адреса, выход признака конца команды регистра микрокоманд соединен с инверсным управл ющим входом коммутатора адреса з . Недостатком известного устройств  вл етс  узка  область применени , что обусловлено отсутствием средств позвол ющих осуществить реконфигура цию системы, построенной из однотип ных микропрограммных устройств упра 54 лени , при отказе одного из этих устройств , а это приводит к отказу всей системы. В модул х распределенных управл ющих систем имеетс  естественна  избыточность , обусловленна  тем, что часть микропрограммно-аппаратурных ресурсов повтор етс  в нескольких модул х в цел х оптимизации общего времени решени  задачи (сокраще :и  числа пересьток), Следовательно, эта избыточность  вл етс  важньм резервом повьшени  отказоустойчивости системы. Однако этот резерв не реализуетс , что снижает надежность распределенной управл ющей системы в целом и ограничивает область применени  устройства классом систем, к которым не предъ вл ютс  высокие требовани  по отказоустойчивости, Друг1- М дополнительным резервом повьшени  отказоустойчивости распределенных управл ющих систем  влйетс  тот факт, что при закреплении микропрограмм между модул ми, как правило, остаетс  свободной часть микропрограммной пам ти. Свободные линейки могут быть использованы дл  хранени  дублей коротких микропрограмм или дп  хранени  укороченных микропрограмм , по которым производ тс  вычислени  при отказе основных, что, в свою очередь, может .повысить надежность системы в целом. Однако эта возможность в устройстве также не реализована. Указанные обсто тельства существенно ограничивают область применени  известного устройства. Целью изобретени   вл етс  расширение области применени  за счет введени  технических средств, позвол ющих осзпцествл ть реконфигурации программного и аппаратного обеспечени  распределенной системы, построенной на унифицированных микропрограммных модул х при возникновении в них отказов. Поставленна  цель достигаетс  тем, что в микропрограммное устройство управлени , содержащее блок пам ти , регистр адреса, регистр команд, регистр микрокоманд, дешифратор, мультиплексор логических условий, коммутатор адреса, триггер пуска, генератор тактовых импульсов, блок коммутаторов, блок элементов И, блок элементов ИЛИ, первый элемент ИЛИ, причем выход коммутатора адреса соединен с информационным входом регистра адреса, выход которого сое динен с входом блока пам ти, выход блока пам ти соединен с информацион ным входом регистра микрокоманд, выход кода логических условий регис ра микрокоманд соединен с управл ющ входом иультигшексора логических ус ловий и входом дешифратора, выход модифицируемого разр да адреса реги стра микрокоманд соединен с первым информационным входом мультиплексора логических УСЛОВИЙ, выходы немодифицируемых разр дов адреса регистра микрокоманд соединены с первым и формационным входом коммутатора адр са и группой информационных входов блока коммутаторов, выход микроопер ций регистра микрокоманд  вл етс  управл ющим выходом устройства, выходы дешифратора соединены с первой группой управл ющих входов блока ком мутаторов, выходы которых  вл ютс  информационными выходами устройства выход мультиплексора логических условий соединен с входом модифицируемого разр да адреса первого информационного входа коммутатора адреса и входами, немодифицируемых разр дов адреса адресных входов блока коммутаторов , пр мой выход триггера пуска соединен с входом генератора тактовых импульсов, первьй выход которо ГО- соединен с входом синхронизации регистра адреса и регистра команд, вход логических условий устройства соединен с вторым информационным входом мультиплексора логических условий, втьрой выход генератора так товых импульсов соединен с входом синхронизации регистра микрокоманд, вход кода операции устройства соединен с информационным входом регистра команд и входом блока элементов ИЛИ, в-ходы адреса устройства соединены с группой входов блока элементов ИЛИ, выход которого соединен с вторым информационным входом коммутатора адреса, пр мой выход триггера пуска соединен с пр мым управл ющим входом,коммутатора адреса, выход конца команды регистра микрокоманд соединен с инверсным управл ющим входом коммутатора адреса, дополнительно введены преобразователь кода отказа в код номера модул , блок контрол  на четность, группа тригге956 ров отказов, второй и третий элементы ИЛИ и одновибратор, причем выход кода логических условий, выходы немодифицируемых разр дов адреса и выход микроопераций регистра микрокоманд соединены с первым входом блока контрол  на четность, выход контрольного признака четности регистра микрокоманд соединен с вторым входом блока контрол  на четность, выход которого соединен с Ь-входом первого триггера отказа группы,пр мой выход которого соединен с выходом отказа устройства и первым входом второго элемента РШИ, выход которого соединен с R-входом триггера пуска, выход регистра адреса соединен с третьим входом блока контрол  на четность, выход контрольного признака четности регистра адреса соединен с четвертым входом блока контрол  на четность, вход пуска устройства соединен с входом первого элемента ИЛИ, выход блока элементов ИЛИ соединен с группой входов первого элемента ИЛИ, входы отказа устройства соединены с S-входами Соответствующих триггеров отказа группы, начина  с второго , пр мые выходы которых соединены с первой группой входов блока элементов И, выходы блока элементов И соединены с первой группой входов преобразовател  кода отказа в код номера модул , выходы регистра команд соединены с второй группой входов преобразовател  кода отказа в код номера модул , выходы которого соединены с второй группой управл ющих входов блока коммутаторов и входами третьего элемента ИЛИ,, выходы дешифратора соединены с второй группой блока элементов ИЛИ, выход третьего элемента- ИЛИ соединен с третьей группой управл ющих входов блока коммутаторов , выход признака конца команды регистра микрокоманд соединен с четвертой группой управл ющих входов блока коммутаторов, управл ющим входом дешифратора и входом одновибратора, выход которого соединен с вторым входом второго элемента ИЛИ. Сущность изобретени  заключаетс  в расширении области применени  путем введени  средств, обеспечивающих передачу управлени  устройству, в котором хранитс  полна  или усеченна  копи  микропрограммы отказавше7113 го устройства. Возможность передачи управлени  при отказе устройства аналогичному микропрограммному устройству позвол ет повысить отказоустойчивость системы, построенной на основе однотипных устройств.. Повышение отказоустойчивости достигаетс  путем контрол  отдельных устройств системы и осуществлений ее реконфигурации в случае отказа на основе использовани  естественной избыточности, обусловленной, во-пераппаратных ресурсов повтор етс  в нескольких модул х в цел х оптимизации общего времени решени  задачи (сокращени  числа пересылок) и, вовторых , тем, что при закреплении микропрограмм между модул ми остаетс  свободной часть микропрограммной пам ти. Свободное пространство пам ти используетс  дл  хранени  дублей коротких микропрограмм или дл  хранени  укороченных микропрограмм, по которым производ тс  вычислени  при отказе основных микропрограм мных устройств управлени . Введение -узла контрол  на четност позвол ет осуществл ть контроль устройства и формировать признак отказа с целью последующего исключени  отказавшего устройства из работы системы. Введение первого - п-го триггеров отказа (где п - количество модулей в системе) позвол ет хранить информацию об отказавших модул х системы. Введение преобразовател  кода отказа в код номера модул  необходимо дл  перекоммутации передачи управлени  в зависимости от выполн емой команды на один из исправных модулей системы. Введение второго элемента ИЛИ необходимо дл  сборки сигналов на обнуление триггера пуска при окончани работы модул  или его отказе. Ввдение третьего элемента ИЛИ не обходимо дл  формировани  сигнала о том, что модуль, на который должн быть осуществлена передача управлени , подлежит замене. Введение одновибратора необходим дл  формировани  импульса на обнуле ние триггера пуска после выполнени  микропрограммы. На фиг, 1 представлена функциональна  схема микропрограммного устройства управлени ; на фиг. 2 - функциональна  схема узла контрол  на четность; на фиг. 3 - функциональна  схема коммутатора блока коммутаторов; на фиг. 4 - функциональна  схема преобразовател  кода отказа в код номера модул  дл  и , где п - количество модулей в системе, 1 - количество кодов операций. Микропрограммное устройство управлени  (фиг. 1) содержит блок 1 пам ти , регистр 2 адреса, регистр 3 микрокоманд с пол ми;3.1 - кода логических условий, 3.2 - модифицируемого разр да адреса, 3.3 - немодифицируемых разр дов адреса, 3.4 - кода микроопераций , 3.5 - признака конца команды , 3.6 - контрольного признака четности; регистр 4 команд, блок 5 контрол  на, четность, дешифратор 6, мультиплексор 7 логических условий, коммутатор 8 адреса, блок коммутаторов 9.1 - 9(п-1), преобразователь 10 кода отказа в код номера модул , триггер 1 пуска, первый 12.1 - (п-й) 12.Т1 триггеры отказов, генератор 13 тактовых импульсов, блок 14 элементов И, блок 15 элементов ИЛИ, первый элемент ИЛИ 16, третий элемент ИЛИ 17, второй элемент ИЛИ 18, одновибратор 19, входы 20 кода операции, входы 21.1 - 21 (п-1) адреса, вход 22 логических условий, вход 23 пуска , управл нщие 24 и 25 и информационные 25.2 - 25 (п-1) выходы устройства. Блок 5 контрол  на четность (фиг. 2) содержит первый- 26 и второй 27 блоки элементов суммы по модулю два, элемент 28 суммы по модулю два. Коммутатор 9.1 (, п-1) блока коммутаторов 9.1 - 9.п-1 (фиг. 3) содержит элемент 2И- ИЛИ 29.1 и блок элементов И 30.1. Преобразователь кода отказа в код номера модул  (фиг. 4).дл  , где п - число модулей в системе, и (1 - число команд) содержит блок элементов НЕ 31.1 - 31.5, два блока сопротивлений и соответственно первую 32 и вторую 33 матрицы. Sj - сигнал с 1-го Элемента (, п-1)И блока элементов И 14, 1 - сигнал кода операции с регистра 4 команд. На выходе преобразовател  10 дл  рассматриваемого примера формируютс  логические функции ij,5t5°5°-e,e,.s°.e,e,.5°6°5;-e,e2i у,5:5°5°е,е,.5 5°5°еЛ-5°5°5°ел-. II -aocOqOp ё +Ц°Ч°с;р P 4.ё,°с.о а° р Блок 1 пам ти предназначен дл  хранени  микропрограмм управлени , а также кодов передачи управлени  аналогичным модул м, регистр 2 адреса дл  задани  адреса запоминающего бло ка 1 при считывании из него информации , регистр 3 микрокоманд - дл  хранени  считанных микрокоманд, регистр 4 команд дл  хранени  кода операции, необходимого дл  перекоммутации адреса передачи управлени  при возникновении отказа соответству ющего модул , блок 5 контрол  на чет ность - дл  обнаружени  отказа в уст ройстве, дешифратор 6 - дл  определе ни  номера модул , которому необходи bfo передать управление, мультиплексор 7 логических условий - дл  формировани  значени  модифицируемого, .разр да адреса очередной микрокоманды Коммутатор 8 адреса предназначен дл  коммутации адреса очередной микрокоманды При наличии признака конца коман,цы на выходе 3.5 регистра 3 микрокоманд, очередной адрес микрокоманды коммутируетс  с входа 20 кода операции. При отсутствии признака конца команды адрес очередной микрокоманды коммутируетс  в зависимости от хода выполнени  микропрограммы. Блок коммутаторов 9.1 - 9.П-1 определ ет прохождение адреса передачи управлени  либо в айалогичный модуль (при отсутствии признака его отказа), либо в другой модуль системы (при наличии признака отказа от модул , в который необходимо осущест вить передачу управлени ). Преобразователь 10 предназначен дл  перекоммутации передачи адреса управлени  в блоках коммутаторов 9.1 - 9.П-1 при по влении отказа в соответствующем модуле системы в зависимости от выполн емого кода операции , поступающего с выхода регистра 4 команд„ Например, дл  системы, у которой и передачу адреса управлени  при по влении соответств вующего отказа можно представить табли . цейв предложении,что передачу I вл ет четвертый модуль ni4 (фиг. 4) . Использование преобразовател  кода отказа в код.номера модул  позвол ет уменьшить аппаратурные затраты , св занные с перекоммутацией выходов при передаче управлени  в случае наличи  в системе отказавших модулей . Триггер 11 пуска предназначен дл  запуска генератора 13, включение которого происходит по сигналу пуска с входа 23 или при поступлении адреса с входов 21.1 - 21.П-1 с аналогичных модулей. Первьй 12.1 - п-й 12.П триггер отказов предназначены дл  хранени  признаков отказов соответствующих модулей системы, генератор 13 - дл  синосронизации работы устройства. На вьтходах генератора 13 формируютс  первый ивторой тактовые импульсы.Блок элементов И 14 предназначен дл  передачи в преобразователь 10 кода признака отказа того модул , на который необходимо передать адрес управлени . Блок элементов ИЖ 15 предназначен дл  сборки кода операции с входа 20 устройства и кодов адресов с входов 21,1 - 21. п-1 с последующей передачей через коммутатор 8 на регистр 2 адреса. Элемент ИЛИ 16 предназначен дл  сборки сигналов на начало работы модул , элемент ИЛИ 17 - дл  формировани  сигнала на разрешение передачи адреса тому модулю, который определен преобразователем 10 кода. Элемент ИЖ 18 предназначен дл  сборки сигналов на прекращение работы устройством . Одновибратор 19 предназначен дл  формировани  импульса по окончании микропрограммы (команды),, что характеризуетс  по влением признака конца команды на выходе регистра 3 микрокоманд . Микропрограммное устройство управлени  происходит следзтощим образом . . В исходномСОСТОЯНИИ ; лементы пам ти устройства наход тс  в нулевом состо нии. Начало работы устройства начинаетс  путем поступлени  на Е:ХОД 23 устройства сигнала пуска. Данный сигнал через элемент ИЛИ 16 поступает на S-вход триггера 11 пуска и устанавливает его в единичное состо ние. Сигнал с пр мого выхода триггера 11 разрешает прохождение с входа 20 кода операции через б.пок элементов ИЛИ 15 и. коммутатор 8 адреса на регистр 2 адреса по концу первого тактового импульса, поступающего с генератора 13 тактовых импульсов. Код операции определ ет начальный адрес микропрограммы. Второй тактовый импульс с выхода генератора 13 произво дит запись информации из блока 1 в регистр 3 микрокоманд по адресу в регистр 2 адреса. При записи информации в регистр 3 микрокоманд на выход 24 вьздаетс  перва  микрокоманда на управление, например, операционным устройством. На .выходе 3.5 регистра 3 признака конца команды сигнал логического нул  поступает на управл ющий вход ком мутатора 8 адреса и разрешает запись адреса очередной микрокоманды в зависимости от информации, наход щейс  в поле 3,1 кода логических уелоВИЙ , в поле 3.2 модифицируемого разр да адреса и в поле 3,3 немодифицируемых разр дов адреса. Если микрокоманда  вл етс  микрокомандной линейной последовательности, то код адреса .определ етс  кодом немодифицируемых разр дов адреса с выхода 3.3 и модифицируемым разр дов адресу с выхода 3.2 регистра 3, В этом, случае модифицируемый разр д адреса при нулевом коде логических условий с выхода 3.1 регистра 3 через мульти плексор 7 проходит без изменений. Если микрокоманда  вл етс  микрокомандой ветвлени , то адрес очередной микрокоманды определ етс  посто нной частью кода адреса (немодифицируемой частью) и переменной частью (модифицируемым.разр дом адреса Если провер емое логическое условие выполнено, то модифицируема  часть кода адреса имеет единичное значени и;сформированный таким образом адре очередной микрокоманды через коммутатор 8 адреса поступает на регистр 2 адреса по тактовому импульсу с вы хода генератора 13. Импульс с выход генератора 13 поступает на управл ю щий вход первого триггера 12.1 отка за и, если он находитс  в единичном состо нии, то передает эту .информацию на выходы 25,1 - 25.П-1 аналоги ным модул м системы. По мере вьщачи информации микропрограммным устройством управлени  происходит ее контроль в блоке 5 контрол  на четность (фиг, 2), При этом происходит контроль как адресной , так и операционной информации и при искажении одного из кодов или несоответствии адреса выбранной микрокоманде блок 5 контрол  на четность формирует сигнал отказа модул . Этот сигнал с приходом тактового импульса на управл ющий вход триггера 12.1 отказа перебрасывает данный триггер в единичное состо ние. При по влении сигнала на пр мом выходе триггера 12.1 этот сигнал через элемент ИЛИ 18 поступает на R-вход триггера 11 пуска и устройство прекращает работу. При выполнении микропрограммы устройство может передать управление аналогичному модулю системы. Передача управлени  осуществл етс  следующим образом, С выхода 3.1 регистра.3 микрокоманды передачи управлени  выдаетс  код номера модул , которому необходимо передать управление. Данный код поступает на ход дешифратора 6. По признаку конца команды с выхода 3.5 регистра 3 микрокоманд воз- , буждаетс  один из выходов дешифратора 6, соответствующий модулю дл  передачи управлени , и адрес с выходов 3.2 и 3.3 регистра 3 через соответствующий коммутатор (фиг. 3) блока коммутаторов 9.1 - 9.п-1 передаетс  на один из выхчэдов 25.1 - 25,п-1 аналогичному устройству. Данным образом устройство функционирует, если соответствующий модуль системы исправен . В случае, если модуль, которому необходимо переда:ть управление, имеет отказ (что определ етс  в указанном модуле по контролю на четность аналогично тому, как было рассмотрено ранее), то передача управлени  осуществл етс  в зависимости от выполн емой команды (кода операции, хранимого в регистре 4 команд) и номером отказавшего модул  системы. Признак отказа i-го модул  системы с входов 21.1 - 21.П-1 поступает на S-входы триггеров 12.2 - 12,п, соответствзгющих определённому модулю . Дл  каждого кода операции вместо отказавшего модул  может быть передано управление на другой, но опре-,: деленный модуль системы. Функцию управлени  заменой отказавшего модул  вьтолн ет.преобразователь 10 кода, на входы которого поступает, во-первых, признак того, что тот модуль, которому необходимо

передать управление, отказал, и, во-вторых, код операции. По этой информации преобразователь 10 кода определ ет модуль, которому необходиМО передать управление вместо отказавшего (фиг. 4). На одном из выходов преобразовател  10 кода по вл етс  сигнал, определ ющий тот номер модул , которому необходимо передать управление вместо отказавшего. Этот сигнал поступает на соответствующий коммутатор 9.1 - 9.(п-1) и по признаку конца команды адрес передаетс  на Ьдин из вь ходов устройства.

После прихода от другого модул  системы по одному из входов 21.1 - 21.П адреса, с которого необходимо начать выдачу микрокоманд, он через блок элементов ИЛИ 15 поступает на информационный вход коммутатору 8 адреса и на элемент ИЛИ 16. На выходе элемента ИЛИ 16 по вл етс  сигнал, который перебрасывает триггер 11 пуска в единичное состо ние и тем самым

запускает генератор, 13 тактовых импульсов . Первым тактовым импульсом с выхода генератора 13 информаци  через коммутатор 8 адреса заноситс  в регистр 2. По этому адресу происходит считывание информации из запоминающего блока 1. Лалее устройство работает аналогично рассмотренному ранее .

Таким образом, за счет введени  в микропрограммном устройстве управлени  средств, обеспечивающих фиксацию отказов модулей системы и позвол ющих в зависимости от реализуемого кода операции осуществл ть передачу управлени  вместо отказавшего модул  исправному, существенно расшир етс  область применени  устройства.

Изобретение может быть использовано в распределенных управл ющих системах, к которым предъ вл ютс  повышенные требовани  по от1 :азоустой- , чивости.

Т|

т2

J

28

Фиг. 2

шт

&

30.L

фиг.З

10

Claims (1)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти, регистр адреса, регистр команд, регистр микрокоманд, дешифратор, мультиплексор логических условий, коммутатор адреса, триггер пуска., генератор тактовых импульсов, блок коммутаторов, блок элементов И, •блок элементов ИЛИ, первый элемент ИЛИ, причем выход коммутатора адреса соединен с информационным входом регистра адреса, выход которого соединен с входом блока памяти, выход блока памяти соединен с информационным входом регистра микрокоманд, выход кода логических условий регистра микрокоманд соединен с управляющим входом мультиплексора логических условий и входом дешифратора, выход модифицируемого разряда адреса регистра микрокоманд соединен с первым информационным входом мультиплексора логических условий, выходы немодифицируемых разрядов адреса регистра микрокоманд соединены с первым информационным входом коммутатора адреса и группой информационных., входов блока коммутаторов, выход микроопераций регистра микрокоманд является управляющим выходом устройства, выходы дешифратора соединены с первой группой управляющих входов блока коммутаторов, выходы которых являются информационными выходами устройства, выход мультиплексора логических условий соединен с входом модифицируемого разряда адреса первого информационного входа коммутатора адреса и входами немодифицируемых разрядов адреса адресных входов блока коммутаторов, прямой выход триггера пуска соединен с входом генератора тактовых импульсов, первый выход которого соединен с входом синхронизации регистра адреса и регистра команд, вход логических условий устройства соединен :с вторым информационным входом мультиплексора логических условий, второй выход генератора тактовых импульсов соединен с входом синхронизации регистра микрокоманд, вход кода операции устройства соединен с информационным входом регистра команд и входом блока элементов ИЛИ, входы адреса устройства соединены с группой входов блока, элементов ,

   ИЛИ, выход которого соединен с вторым* информационным входом коммутатора адреса, прямой.выход триггера пуска соединен с прямым управляющим входом коммутатора адреса, выход конца команды регистра микрокоманд соединен с.инверсным управляющим входом коммутатора адреса, отличающееся тем, что, с целью расширения области применения, в устройство введены преобразователь кода отказа

   SU ... 1133595 в код номера модуля, группа тригге- ~ ров отказов, второй и третий элементы ИЛИ и одновибратор, причем выход кода логических условий, выходы немодифицируемых разрядов адреса и выход микроопераций регистра микрокоманд соединены с первым входом блока контроля на четность, выход контрольного признака четности регистра микрокоманд соединен с вторым входом блока контроля на четность, выход которого соединен с D-входом первого триггера отказа группы, прямой выход которого соединен с выходом отказа устройства и первым входом второго элемента ИЛИ, выход которого соединен с R-входом триггера пуска, выход регистра адреса соединен с третьим входом блока контроля на четность, выход контрольного признака четности регистра адреса соединен с четвертым входом блока контроля на четность, вход пускд устройства соединен с входом' первого элемента ИЛИ, выход блока элементов ИЛИ соединен с группой ^входов первого элемента ИЛИ. входы отказа устройства соединены с S-входами соответствующих триггеров отказа группы, начиная со второго, прямые выходы которых соединены с первой группой входов блока элементов И, выходы блока элементов И соединены с первой группой преобразователя кода отказа в код номера модуля, выходы регистра команд соединены с второй группой входов преобразователя кода отказа в код номера модуля, выходы которого соединены с второй группой управляющих входов блока коммутаторов и входами третьего элемента ИЛИ, выходы дешифратора соединены с второй группой входов блока элементов ИЛИ, выход третьего элемента ИЛИ соединен с третьей группой управляющих входов блока коммутаторов, выход признака конца команды регистра микрокоманд соединен с четвертой группой управляющих входов блока коммутаторов, управляющим входом¹ дешифратора и входом одновибратора,выход которого соединен с вторым входом второго элемента ИЛИ.