SU1136144A1 - Преобразователь кода Гре в двоичный код - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ КОДА ГРЕЯ В ДВОИЧНЫЙ КОД, содержащий первую группу из п/2 элементов неравнозначности , где п - разр дность входного кода, первые входы которых соединены с входами нечетных р азр дов лреобразовател , второй вход перво о элемента неравнозначности первой ,группы соединен с входом старшего разр да преобразовател , отличающийс  тем, что, с целью повьшенн  быстродействи , в него введены втора  и треть  группы из п/2 элементов неравнозначности, выходы которых  вл ютс  выходами преобразовател , первые входы элементов неравнозначности второй 1 руппы соединены с входами четных разр дов преобразовател  и вторыми входами соответствующих элементов неравно- значности первой груцпы, выходы которых соединены с первыми входами соответствующих элементов неравнозначности третьей группы, выход 1-го ( п/2) элемента неравнозначности .третьей группы соединен с вторыми входами (i 1)-х элемен (Л тов неравнозначности второй и третьей групп, вторые входы первых элементов неравнозначности второй и третьей групп соединены с входом § ;логического О преобразовател .

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах ввода и преобразовани  вычислительных, управл ющих и измерительных систем. Известен преобразователь кода Гре  в двоичный код, содержащий регистр , цепь сдвига и группу элементов ИЛИ CiO. Недостаток данного устройства состоит в относительно большом объеме аппаратуры, так как каждый разр д содержит m floR i) , где i - номер разр да, { 1 - ближайшее большее целое, цепей сдвига. Наиболее близким по технической сущности к предлагаемо 1у  вл етс  преобразователь, содержащий группу элементов неравнозначности, первые входы которых соединены с входами преобразовател  С.. Недостатком известного преобразовател   вл етс  относительно низкое быстродейст.вие, вызванное последовательным соединением разр дов. Цель изобретени  - повьшение быс родействи  преобразовател . Поставленна  цель достигаетс  тем, что в преобразователь кода Гре  в двоичньй код, содержащий первую группу из п/2 элементов неравнознач ности, где п - разр дность входного кода, первые входы которых соединены с входами нечетных разр дов преобразовател , второй вход первого элемента неравнозначности первой группы соединен с входом старшего разр да преобразовател , введены втора  и треть  группы из п/2 элементов не .равнозначности, выходы которых  вл ютс  выходами преобразовател , пер вые входы элементов неравнозначности второй группы соединены с входами четных разр дов преобразовател  и вторыми входами соответствующих элементов неравнозначности первой группы, выходы которых соединены с первыми входами соответствующих эле ментов неравнозначности третьей груп пы, выход 1-го ( п/2) элемента неравнозначности третьей группы соединен с вторыми входами (i + 1)-х элементов неравнозначности второй и третьей групп, вторые входы первых элементов неравнозначности второй и третьей групп соединены с входом логического О преобразовател . На чертеже приведена функциональна  схема преобразовател . Преобразователь содержит элементы 1-3 неравнозначности соответственно первой, второй и третьей групп. Выходы элементов неравнозначности третьей и второй групп  вл ютс  i- и {i + 1)-м выходами 4 и 5 преобразовател , первые и вторые входы элементов 1 неравнозначности первой группы соединены соответственно с (1+1)и i-M входами 6 и 7 преобразовател . Преобразователь работает следующим образом. Рассмотрим работу на примере восьмиразр дного устройства дл  преобразовани  кода Гре  в двоичный код. На вторые входы элементов 2 и 3 неравнозначности 8- и 7-го разр дов (старших разр дов) второй и третьей групп подаетс  код О. В -результате на восьмом 5 и седьмом 4 выходах устройства получаетс  Y 8 а I Y, Xg0X,. С выхода Y7 4 подаетс  сигнал на вторые входы элементов 2 и 3 неравнозначности шестого и п того разр дов. Получаем Yfc X, 0Х,; YS Y,. X, @ Xj Xg 0 X, 0 Х,0 Xj YS Y|t x,0 Xj Xg® X Xj. Аналогично получаем Y Xj 0X, 0X,0X5 Y, Xg 0 X, 0 Хб 0 Xj © X4 0 Хз-, Y, Xg ±) X , 0 X 0 Xy 0 X 0 Хз® . . Y, Xg ® X, 0 X ® Xj 0 X 0 Хз0 GX ex. В случае, когда устройство состоит из нечетного числа разр дов, в старших двух разр дах на вторые входы всех трех элементов неравнозначности необходимо подать .код 0. Таким образом, за один такт реализуетс  алгоритм ускоренного преобразовани  кода Гре  в двоичный код. Длительность такта равна (п/2 + Df, где п - разр дность устройства, V врем  задержки сигнала элементом неравнозначности. Таким образом, предлагаемьй преобразователь обеспечивает двукратное увеличение быстродействи , обладает

3ПЗЫАА4

регул рной структурой, что позпол - неравнозначности групп старшего разет облегчить его реализацию в интег- р да, введе1жые в цел х получени  ральной технологии. При необходимое- полностью регул рной структуры, моти экономии оборудовани  элементы гут быть удалены.

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ КОДА ГРЕЯ В ДВОИЧНЫЙ КОД, содержащий первую группу из п/2 элементов неравно- значности, где η - разрядность входного кода, первые входы которых соединены с входами нечетных разрядов преобразователя, второй вход первого элемента неравнозначности первой .группы соединен с входом старшего •разряда преобразователя, отли чающийся тем, что, с целью повышения быстродействия, в него введены вторая и третья группы из п/2 элементов неравнозначности, выходы которых являются выходами преобразователя, первые входы элементов неравнозначности второй 1*руппы соединены с входами четных разрядов преобразователя и вторыми входами ,соответствующих элементов неравно’ значности первой груцпы, выходы кото рых соединены с первыми входами соответствующих элементов неравнозначности третьей группы, выход ί-го (i=1- п/2) элемента неравнозначности третьей группы соединен с вторыми входами (i + 1)-х элементов неравнозначности второй и третьей групп, вторые входы первых элементов неравнозначности второй и третьей групп соединены с входом •логического 0 преобразователя.

   1 1136144