SU1136170A1 - Устройство дл фиксации трассы выполнени программы - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ФИКСАЦИИ ТРАССЫ ВЫПОЛНЕНИЯ ПРОГРАММЫ, содержащее регистр адреса, регистр предыдущего адреса, первый счетчик, блок сравнени , блок пам ти, блок микропрограммного управлени , коммутатор и элемент ИЛИ, причем выход регистра адреса соединен с входом регистра предыдущего адреса и первым информационным входом блока сравнени , выход регистра предыдущего адреса соединен с вторым входом блока сравнени , выходы равенства и неравенства которого соединены соответственно со счетным входом первого счетчика и адресным входом блока микропрограммного управлени , первый, второй, третий, четвертый и п тый выходы блока микропрограммного управлени  соединены соответственно с входом записи регистра адреса, входом записи регистра предыдущего адреса, входом начальной установки первого счетчика, входом разрещени  сравнени  блока сравнени  и входом записи блока пам ти, информационный вход коммутатора соединен с информационным входом устройства, информационный выход первого счетчика соединен с первым информационным входом блока пам ти, отличающеес  тем, что, с целью повышени  быстродействи  при отладке программ, в него введены регистр числа, счетчик строк, второй счетчик, блок ассоциативной пам ти, причем шестой, седьмой, восьмой, дев тый, дес тый и одиннадцатый выходы блока микропрограммного управлени  соединены сответственно со счетным входом счетчика строк, управл ющим входом коммутатора, входом записи регистра числа, входом обращени  к блоку ассоциативной пам ти, с вы.ходом останова по переполнению устройства, и с выходом останова по неисправности устройства , вход задани  режимов устройства соединен с первым входом ветвлени  блока микропрограммного управлени , выход коммутатора соединен с информационным входом регистра числа, выход регистра числа i соединен с информационным входом блока ассоциативной пам ти и информационным (Л выходом устройства, выход счетчиков строк соединен с входом элемента ИЛИ и со старшими информационными разр дами блока ассоциативной пам ти, информационный выход которого соединен с адресным входом строк блока пам ти и с первым информационным входом счетчика строк, выход кода количества выбранных  чеек и выход кода оо а адреса зон соединены соответственно с вторым входом ветвлени  блока микропрограммного управлени  и с первым информационным входом регистра адреса, вход адреса устройства соединен с вторым информационным . входом регистра адреса, выход которого соединен с входом адреса зоны блока пам ти и с адресным входом блока ассоциативной пам ти, выход неравенства блока сравнени  соединен со счетным входом второго счетчика, выход которого соединен с вторым информационным входом блока пам ти, информационный выход блока пам ти соединен с вторым информационным входом счетчика строк и коммутатора, выход элемента ИЛИ соединен с входом признака переполнени  блока микропрограммного управлени .

Description

Изобретение относитс  к области вычислительной техники, в частности к организации контрол  .и отладки программ.

Известно устройство дл  контрол  программ , содержащее счетчик команд, который подсчитывает выполненные последовательно команды, регистр дл  хранени  содержимого счетчика команд в том случае, когда выполн етс  команда перехода, при этом содержимое регистра в случае ошибки выдаетс  на выход устройства, элементы И, ИЛИ, блок вывода 1.

Известно устройство дл  фиксации последних адресов реализуемых команд перехода , содержащее блок пам ти стекового типа со средствами индикации, управл емую счетчиком количества команд перехода, регистр адреса команд, регистр исполнительного адреса, схему прерывани  ЭВМ, основную пам ть 2.

Недостаток устройств заключаетс  в их низкой производительности, что  вл етс  следствием формировани  последовательности программных событий с указанием количества циклов их выполнени , т. е. трассы выполнени  программы после ее прогона в ЭВМ.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  контрол  хода программ, содержащее регистр адреса, регистр предыдущего адреса, счетчик циклов, блок сравнени , блок пам ти, блок управлени , причем выход регистра адреса соединен с информационным входом регистра предыдущего адреса и первым информационным входом блока сравнени , второй информационный вход которого соединен с выходом регистра предыдущего адреса, первый выход - со счетным входом счетчика циклов, а второй - с первым входом блока управлени , первый, второй, третий , четвертый и п тый выходы которого св заны соответственно с управл ющими входами регистра адреса, регистра предыдущего адреса, счетчика циклов, блока сравнени  и блока пам ти 3.

Недостатком известного устройства также  вл етс  низка  производительность, что  вл етс  следствием формировани  трассы программы после ее выполнени .

Цель изобретени  - повышение производительности устройства посредством автоматического формировани  трассы программы в ходе ее выполнени .

Поставленна  цель достигаетс  тем, что в устройство дл  фиксации трассы выполнени  программы, содержащее регистр адреса , регистр предыдущего адреса, первый счетчик, блок сравнени , блок пам ти, блок микропрограммного управлени , коммутатор и элемент ИЛИ, причем выход регистра адреса соединен с входом регистра предыду1цего адреса и первым информационным входом блока сравнени , выход регистра предыдущего адреса соединен с вторым входом блока

сравнени , выходы равенства и неравенства которого соединены соответственно со счетным входом первого счетчика и первым адресным входом блока микропрограммного управлени , первый, второй, третий, четвертый и п тый выходы блока микропрограммного управлени  соединены соответственно с входом записи регистра адреса, входом записи регистра предыдущего адреса, входом начальной установки первого счетчиi a , входом разрешени  сравнени  блока сравнени  и входом записи блока пам ти, информационный вход коммутатора соединен с информационным входом устройства, информационный выход первого счетчика

5 соединен с первым информационным входом блока пам ти, введены регистр числа, счетчик строк, второй счетчик, блок ассоциативной пам ти, причем шестой, седьмой, восьмой , дев тый, дес тый и одиннадцатый выходы блока микропрограммного управлени 

0 соединены соответственно со счетным входом счетчика строк, управл ющим входом коммутатора , входом записи регистра числа, входом обращени  к блоку ассоциативной пам ти, с выходом останова по переполнению устройства и с выходом останова по неисправности устройства, вход задани  режимов устройства соединен с первым входом ветвлени  блока микропрограммного управлени , выход коммутатора соединен с информационным входом регистра числа,

0 выход .регистра числа соединен с информационным входом блока ассоциативной пам ти и информационным выходом устройства , выход счетчиков строк соединен с входом элемента ИЛИ и со старшими информационными разр дами блока ассоциативной пам ти, информационный выход которого соединен с адресным входом строк блока пам ти и с первым информационным входом счетчика строк, выход кода количества  чеек и выход кода адреса зон соединены

0 соответственно с вторым входом ветвлени  блока микропрограммного управлени  и с первым информационным входом регистра адреса, вход адреса устройства соединен с вторым информационным входом регистра адреса, выход которого соединен с входом

адреса зоны блока пам ти и с адресным входом блока ассоциативной пам ти, выход неравенства блока сравнени  соединен со счетным входом второго счетчика, выход которого соединен с вторым информационQ ным входом блока пам ти, информационный выход блока пам ти соединен с вторым информационным входом счетчика строк и коммутатора, выход элемента ИЛИ соединен с входом признака переполнени  блока микропрограммного управлени .

На фиг. 1 представлена функциональна  схема устройства дл  фиксации трассы выполнени  программы; на фиг. 2 - функциональна  схема блока микропрограммного

управлени ; на фиг. 3 - функциональна  схема блока ассоциативной пам ти; на фиг. 4-8 - блок-схема алгоритма функционировани  устройства.

Устройство дл  фиксации трассы выполнени  программы содержит регистр 1 числа, регистр 2 адреса, регистр 3 предыдущего адреса, счетчик 4.1 циклов, счетчик 4.2 последовательности , блок 5 сравнени , блок 6 ассоциативной пам ти, блок 7 пам ти, блок 8 микропрограммного управлени , группу 9 управл ющих входов, вход 10 информации, вход 11 адреса, выход 12 информации, выход 13.1 останова по неисправности, выход 13.2 останова по переполнению, счетчик 14 строк, коммутатор 15, элемент ИЛИ 16.

Первый информационный вход регистра 2 адреса  вл етс  входом адреса устройства, второй информационный вход соединен с выходом адреса блока 6 ассоциативной пам ти , выход - с адресным входом блока 6 ассоциативной пам ти, с входом адреса зон блока 7 пам ти, с первыми входами регистра 3 предыдущего адреса, блока 5 сравнени , второй вход которого соединен с выходом регистра 3 предыдущего адреса, первый выход- с входом счетчика 4.1 циклов, второй выход - с входом счетчика 4.2 последова-. тепьности и первым входом блока 8, выходы счетчиков 4.1 и 4.2 соединены с группой информационных входов блока 7 пам ти, выход которого соединен с вторыми входами коммутатора 15 и счетчика 14 строк, выходы счетчика 14 строк и регистра 1 числа  вл ютс  выходом 12 информации устройства и соединены с информационным входом блока 6 ассоциативной пам ти, выход информации которого соединен с входом адреса строки блока пам ти и первым информационным входом счетчика 14 строк, выход счетчика 14 строк св зан с входом элемента ИЛИ 16, выход которого соединен с вторым входом блока 8 управлени , третий вход которого св зан с выходом опроса блока 6 ассоциативной пам ти, четвертый вход  вл етс  группой 9 управл ющих входов, первый , второй, третий, четвертый, п тый, шестой , седьмой, восьмой, дев тый выходы соединены соответственно с управл ющими входами регистра 2 адреса, регистра 3 предыдущего адреса, счетчика 4.1 циклов, блока 5 сравнени , счетчика 14 строк, коммутатора 15, регистра 1 числа, блока 6 ассоциативной пам ти, дес тый выход  вл етс  выходом 13 останова по неисправности устройства , первый информационный вход коммутатора 15  вл етс  входом 10 информации устройства, выход коммутатора 15 соединен с информационным входом регистра 1 числа.

Блок 8 микропрограммного управлени  содержит блок 17 посто нной пам ти, дещифратор 18 адреса микрокоманд, регистр 19 адреса микрокоманд, модификатор 20 микрокоманд, вход 21 начальной установки.

вход блока посто нной пам ти соединен с выходом дешифратора адреса микрокоманд , вход которого соединен с выходом регистра адреса микрокоманд, вход регистра 5 адреса микрокоманд соединен с выходом модификатора адреса микрокоманд, первый, второй, третий, четвертый входы которого соединены соответственно с первым, вторым, третьим, четвертым входами блока управлени , .п тый вход  вл етс  входом начальной

установки, щестой соединен с двенадцатым выходом блока посто нной пам ти, первый- одиннадцатый выходы которого соединены соответственно с первым-одиннадцатым выходами блока управлени .

5 Блок 8 микропрограммного управлени  работает в соответствии с микропрограммой, записанной в блоке 17 посто нной пам ти по тактовым сигналам генератора импульсов, вход тактовых импульсов входит в группу 9 управл ющих входов. Обработка сигналов

0 от блоков устройства производитс  модификатором 20.

Блок 6 ассоциативной пам ти состоит из регистров 22 опроса, 23.1 маски по записи, 23.2 маски по считыванию, 24.2 ... 24.п пам ти,

5 блоков 25.1 ... 25.П сравнени , порогового блока 26 сумматора 27 по модулю 2, дещифратора 28, коммутатора 29, мультиплексора 30, шифратора 31, причем информационный вход блока 6 ассоциативной пам ти подключен к информационным входам регистров 23.1 маски по записи и 23.2 маски по считыванию, п регистров пам ти, первой группе информационных входов п блоков сравнени , выход каждого из регистров пам ти соединен с второй группой информационных входов соответствующего

блока сравнени  и с соответствующим информационным входом мультиплексора, - выходы регистра масок по записи соединены с входами маски каждого из регистров пам ти , выходы регистра маски по считыванию

соединены с входами каждого из блоков сравнени , выход каждого из которых соединен с соответствующим информационным входом регистра опроса, выход которого соединен с входами порогового блока, сумматора по модулю 2 и дешифратора, выход

5 которого  вл етс  выходом адреса блока 6 ассоциативной пам ти и соединен с первым входом коммутатора, второй вход которого  вл етс  входом адреса блока, а выход соединен с адресными входами мультиплексора

Q и дешифратора, первый, второй, п-й выход дешифратора подключен к соответствующему регистру пам ти, а управл ющий вход соединен с управл ющим входом блока 6 ассоциативной пам ти, который соединен также с управл ющими входами регистров

5 опроса, маски по записи, маски по считыванию , коммутатора, выходы порогового блока и сумматора по модулю 2 соединены с выходом опроса блока 6 ассоциативной пам ти.

В блоке б ассоциативной пам ти хран тс  адреса всех интересующих оператора команд, каждой  чейке блока б соответствует зона пам ти блока 7 объемом 2  чеек. В блоке 7 пам ти формируетс  трасса выполнени  программы в ЭВМ. Факт выполнени  любой указанной оператором команды не только фиксируетс , но и указываетс  пор док выполнени  в ЭВМ каждой команды (включа  повторное и т. .д.) ее использование , причем повтор ющеес  подр д исполнение любой из команд (выполнение циклических участков программы) отражаетс  количеством циклов, записываемых в одной строке с пор дком данного событи . Пор док нумерации сквозной дл  всех интересующих оператора событий и не зависит от того, какой раз выполн етс  (или не выполн етс  вообще) то или иное событие из набора, указанного оператором.

Регистры 2 и 3, блок 5 сравнени , счетчик 4.1 циклов используютс  дл  подсчета циклов , счетчик 4.2 последовательности - дл  нумерации пор дка событий, регистр 1 числа примен етс  дл  ввода-вывода информации, счетчик 14 - дл  задани  свободной строки в блоке 7 пам ти.

Разр дность L слов блока 6 ассоциативной пам ти на 6 разр дов больше разр дности контролируемой информации (адресов команд, выполн емых в ЭВМ).

При переполнении счетчика 14 строк его содержимое принимает значение 00 ... О, на выходе элемента ИЛИ 16 при этом логический «О. По состо нию выхода элемента ИЛИ 16 блок 8 управлени  получает информацию о переполнении счетчика 14 строк. Устройство может работать в трех режимах: ввода информации, контрол  вычислительного процесса с одновременным формированием трассы и вывода полученной трассы.

В исходном состо нии (цепи установки блоков устройства в исходное состо ние не показаны как несущественные) все регистры ,  чейки блока 7 пам ти, блока 6 ассоциативной пам ти содержат код 00...О, а в счетчиках 4.1 циклов и 4.2 последовательности установлен код 0...01. Устройство всегда начинает свою работу в режиме ввода информации, поэтому блок 8 управлени  в исходном состо нии ожидает сигнал «Запись в устройство, коммутатор 15 подключает вход 10 информации к входу регистра 1 числа (блоки 32-34 алгоритма).

Режим ввода информации устанавливаетс  потенциальным сигналом «Запись в устройство с входа в группе 9. С входа 11 производитс  запись адреса  чейки блока 6 ассоциативной пам ти в регистр 2 адреса , с входа 10 - запись контрольной информации в регистр 1 адреса. Затем контрольна  информаци  заноситс  в блок б ассоциативной пам ти соответственно адресу , хран щемус  в регистре 2. Контрольной информацией  вл ютс  адреса команд ЭВМ, выполнение которых интересует оператора. Запись в регистрь 1 и 2 и в блок 6 ассоциативной пам ти производитс  по синхросигналам С1 и С2 с управл ющих входов группы 9 (блоки 35-40 алгоритма).

Последовательность действий повтор етс , пока весь массив интересующих оператора команд не будет занесен в блок 6 ассоциативной пам ти. Тогда снимаетс  сигнал «Запись в устройство и оно переходит в режим контрол  вычислительного процесса.

Внутренний сигнал ЭВМ «Конец операции в режиме контрол  подаетс  на управл ющий вход группы 9. По этому же сигналу начинаетс  цикл работы блока 8, который производит запись с входа 10 в регистр 1 числа адреса выполненной в контролируемой ЭВМ команды (блоки 41-43

алгоритма), затем опрос блока 6 ассоциативной пам ти (блоки 44-47 алгоритма).

В случае, если содержимое регистра 1 числа, т.е. адрес выполненной в ЭВМ команды , не совпадает с ассоциативными признаками  чеек блока 6, то цикл работы устройства заканчиваетс , оно переходит в состо ние ожидани  адреса следующей выполненной команды (блоки 48, 33, 34 и 41 алгоритма).

Если содержимое регистра 1 числа совпадает сразу с несколькими ассоциативными признаками, то блок 6 ассоциативной пам ти вырабатывает сигнал многократного совпадени , который воспринимаетс  блоком 8 управлени  как сигнал неисправности , блок 8 выдает сигнал неисправности

на выход 13 (блоки 50, 69 алгоритма).

Если содержимое регистра 1 числа совпадает с ассоциативным признаком одной из  чеек блока б ассоциативной пам ти, то блоком б формируетс  сигнал однократного

совпадени , который поступает в блок 8 управлени , цикл обработки адреса выполненной команды продолжаетс . Сигналом блока 8 управлени  в регистр 2 адреса записываетс  адрес  чейки блока 6 ассоциативной пам ти, с ассоциативным признаком которой произошло совпадение, затем опрашиваетс  блок 5 сравнени .

Если содержимое регистра 2 и содержимое регистра 3 (т.е. адреса  чеек блока 6 ассоциативной пам ти, сработавших в этот и в предыдущий раз) равны между собой, исполн етс  циклический участок программы , то в счетчик 4.1 цикла добавл етс  единица . Устройство переходит в состо ние ожидани  адреса следующей выполненной в ЭВМ команды (блоки 52,49,33,34, 41 алгоритма ) .

Если содержимое регистра 2 и содержимое регистра 3 не равны между собой (т.е. в насто щий и предыдущий раз срабатывали разные  чейки блока 6 ассоциативной пам ти) исполн етс  линейный участок программы, то в счетчик 4.2 последовательности событий добавл етс  единица и в блок 8 управлени  поступает сигнал нера венства. После прихода этого сигнала блок 8 управлени  организует запись содержимого счетчиков 4.1 и 4.2 в  чейку блока 7 пам ти, старщие разр ды адреса которой (адрес зоны) наход тс  в регистре 2 адреса, а младшие разр ды (адрес строки) поступают с выбранной  чейки блока 6 ассоциативной пам ти (адрес именно этой  чейки записан в регистр 2). В это же врем  сигналами блока 8 управлени  производитс  запись в счетчик 14 строк младщих разр дов слова из выбранной  чейки блока 6, затем добавление единицы к его содержимому и одновременно гащение содержимого счетчика 4.1 циклов, после чего выполн етс  запись измененного содержимого счетчика 14 строк в блок б ассоциативной пам ти по адресу  чейки, хран щемус  в регистре 2 адреса, т.е. по адресу  чейки, из которой было произведено считывание. Теперь содержимое этих разр дов указывает на новую свободную  чейку своей зоны блока 7 пам ти. Цикл обработки адреса выполненной в ЭВМ команды закончен, устройство переходит в состо ние ожидани  нового адреса (блоки 53-56, 33,34,41 алгоритма). .Окончание функционировани  устройства в режиме контрол  может произойти ЛИ0О при по влении сигнала «Считывание из устройства, либо вследствие останова по неисправности или по заполнении одной из зон блока 7 пам ти. В этом случае при добавлении единицы в младщих разр дах выбранного слова блока 6 ассоциативной пам ти вновь устанавливаетс  код 00...0, на выходе элемента ИЛИ 16 вырабатываетс  логический «О, по которому блок 8 управлени  вырабатывает сигнал «Останов устройства по заполнению на выходе 13.2 (блоки 56, 72 алгоритма). В режим считывани  устройство переводитс  сигналом «Считывание из устройства с управл ющего входа группы 9. В режиме считывани  коммутатор 15 переключаетс  и подсоедин ет к регистру 1 числа выход блока 7 пам ти. Из-за длины слова блока 7 пам ти часть его при считывании размещаетс  в регистре 1 числа (старщие L разр дов), друга  часть его - в счетчике 14 строк. Каждый цикл считывани  осуществл егс  следующим образом: в регистр 2 адреса с входа 11 записываетс  адрес зоны блока 7 пам ти по синхросигналу с управл ющего входа группы 9. По сигналу блока 8 управлени  из блока 7 пам ти записываетс  слово в регистр 1 числа и счетчик 14 строк, которое с выхода 12 информации выводитс  из устройства. Затем в счетчик 14 строк записываетс  из блока 6 адрес строки и к нему добавл етс  единица, новый адрес строки фиксируетс  в блоке 6. Считывание зоны продолжаетс  до переполнени  счетчика 14 строк, после чего считываетс  следующа  зона и т.д. (блоки 33, 58-68 алгоритма ). Функционирование блока 6 ассоциативной пам ти происходит следующим образом: в исходном состо нии все регистры блока обнулены, коммутатор 28 установлен в такое положение, что подключает к адресным входам дешифратора 28 регистр 2 адреса. Блок 6 работает в режимах записи , опроса и считывани . В режиме записи сначала выполн етс  запись в адресуемые  чейки блока 6 ассоциативной пам ти. Сигналом «Запись блока 8 управлени  возбуждаетс  выход дещифратора 28, соответствующий содержимому регистра 2 числа, и информаци  с регистра 1 числа записываетс  в указанную  чейку. После окончани  записи массива информации в  чейки блока 6 ассоциативной пам ти производитс  запись в регистры 23.1 и 23.2 масок, котора  осуществл етс  с регистра 1 числа по сигналам блока 8 микропрограммного управлени . Маски устанавливаютс  таким образом, что запись в дальнейщем осуществл етс  только в младщие Е разр дов слова. В режиме опроса блок 6 ассоциативной пам ти работает следующим образом. В случае совпадени  информации регистра 1 числа и счетчика 14 строк с содержимым одного из регистров 24 i на выходе подсоединенных к нему блоков 25 i сравнени , вырабатываетс  потенциал, соответствующий уровню логической «1. По сигналу опроса блока 8 микропрограммного управлени  производитс  запись «1 в разр д регистра 22 опроса, соответствующий  чейке, содержимое которой совпадает с информацией на входе блока 6. Так как одновременно в регистр 22 опроса могут быть записаны сразу несколько единиц , пороговым блоком 26 производитс  анализ многократного совпадени . Блок 26 вырабатывает сигнал многократного совпадени  в случае, если в регистре 22 опроса записано две и более единицы (тогда он представл ет собой набор стандартных логических элементов). Код, содержащийс  в регистре 22 опроса, подаетс  также на вход сумматора 27 по модулю 2, логическа  «1 на выходе которого будет в том случае , если количество единиц в коде регистра 22 нечетно. Таким образом, если в регистре 22 опроса содержитс  одна единица, то на выходе многократного совпадени  будет логический «О а на выходе однократного совпадени  - «1. Если регистр 22 опроса не содержит ни одной единицы, на обоих выходах блока 6 ассоциативной пам ти будет логический «О. Содержимое регистра 22 опроса подаетс  на входы шифратора 31, на выходах которого формируетс  адрес сработавшей  чейки. Этот адрес поступает на выход блока 6 ассоциативной пам ти и записываетс  в регистр 2 адреса в том случае, если на вход блока 8 поступил сигнал однократного совпадени , при этом на выходах мультиплексора 30 устанавливаетс  код, равный содержимому выбранной,  чейки ассоциативной пам ти. Во врем  считывани  производитс  запись в счетчик 14 строк 1 младших разр дов слова по адресу, хран щемус  в регистре 2 адреса, содержимое которых там увеличиваетс  и затем записываетс  на прежнее место. Ш 13.2 3 10 Таким образом, предлагаемое устройство вьшолн ет функции известных устройств, однако в отличие от них оно автоматически формирует трассу выполнени  программы с указанием последовательности событий и количества циклов. Сформированна  трасса подготовлена дл  отображени . Если св зать каждую поставленную на контроль команду с определенными координатами, трасса может быть непосредственно выведена на экран устройства нагл дного отображени . Использование предлагаемого устройства позволит резко повысить эффективность и оперативность контрол  выполнени  и отладки программ в специализированных ЭВМ, содержащихс  в системах управлени , работающих в реальном масштабе вре.мени.

А /Ь А 4 -1

/ч

Ш

е

Ш

/

3 (тб (7/775 ОтЮ

/v7

/

/7

f

/ч / w / / Фиг.1 Потени, сигнал,,вы6од ПотенкшАьный сигнал „ зш/гб устройство Синхросигнал прии/е/Л -- Запись адреса 1 (PrZ  чейки бл.6

С j

i

(КгП 0

(

СчЦ-1 - 0

СЧ

M : г-Ч1

Синхросигнал пришел -

Фul.

Пг- I

flpueM исходной конт-р {PrM.Ki рольной информации

Фиг, 5 9 Ибеличение содержк| (Cv,; мого Сч 1 циккод Формирование адре-- са зоны, слова Мрес быполненной команды совпадает с адресом команды, §ыпол ненной в предыдшаИ раз f/SeAi ijeHue содержамт Сч 4i nocAedoSamsAbноспш П Запись трассы

Гашение Сч Ц цимоЗ фиксаи, адреса выполненной коман ы,лод огтюбка следующего САода 6 дыбранной зоне .

55

(CV 4j): 0 (Pr3): /ljЛсл Лсл+1

57 Т Нет {tMA.pa3p., Acfl

Фиг-б ( CvW 1 АЗОНЫ - J А ел (MA.pa3p.J) Л иет. )-()7 3n(C44-j, д бл7 поадрес1/{/ зоны,АсА) Синхросигнал  /7шё/ГП adpecff блока 6 (зоны  чеек блока 7) ВьМ содвтимого затредобанно  чейки |(РгУ; ша 6 ассоииатибHQU пам ти ( рг11 i

65.- I

(pf)Ha 6df}i.l2

66

Фиг7 - на8ы)(М (  чРйка бл.7 cadoecoM(kM

1Z

Останов

( Коней, 3

Фиг.8

Claims (1)

1. УСТРОЙСТВО ДЛЯ ФИКСАЦИИ ТРАССЫ ВЫПОЛНЕНИЯ ПРОГРАММЫ, содержащее регистр адреса, регистр предыдущего адреса, первый счетчик, блок сравнения, блок памяти, блок микропрограммного управления, коммутатор и элемент ИЛИ, причем выход регистра адреса соединен с входом регистра предыдущего адреса и первым информационным входом блока сравнения, выход регистра предыдущего адреса соединен с вторым входом блока сравнения, выходы равенства и неравенства которого соединены соответственно со счетным входом первого счетчика и адресным входом блока микропрограммного управления, первый, второй, третий, четвертый и пятый выходы блока микропрограммного управления соединены соответственно с входом записи регистра адреса, входом записи регистра предыдущего адреса, входом начальной установки первого счетчика, входом разрешения сравнения блока сравнения и входом записи блока памяти, информационный вход коммутатора соединен с информационным входом устройства, информационный выход первого счетчика соединен с первым информационным входом блока памяти, отличающееся тем, что, с целью повышения быстродействия при отладке программ, в него вве- дены регистр числа, счетчик строк, второй счетчик, блок ассоциативной памяти, причем шестой, седьмой, восьмой, девятый, десятый и одиннадцатый выходы блока микропрограммного управления соединены сответственно со счетным входом счетчика строк, управляющим входом коммутатора, входом записи регистра числа, входом обращения к блоку ассоциативной памяти, с выходом останова по переполнению устройства, и с выходом останова по неисправности устройства, вход задания режимов устройства соединен с первым входом ветвления блока микропрограммного управления, выход коммутатора соединен с информационным входом регистра числа, выход регистра числа соединен с информационным входом блока § ассоциативной памяти и информационным выходом устройства, выход счетчиков строк соединен с входом элемента ИЛИ и со старшими информационными разрядами блока ассоциативной памяти, информационный выход которого соединен с адресным входом строк блока памяти и с первым информационным входом счетчика строк, выход кода количества выбранных ячеек и выход кода адреса зон соединены соответственно с вторым входом ветвления блока микропрограммного управления и с первым информационным входом регистра адреса, вход адреса устройства соединен с вторым информационным . входом регистра адреса, выход которого соединен с входом адреса зоны блока памяти и с адресным входом блока ассоциативной памяти, выход неравенства блока сравнения соединен со счетным входом второго счетчика, выход которого соединен с вторым информационным входом блока памяти, информационный выход блока памяти соединен с вторым информационным входом счетчика строк и коммутатора, выход элемента ИЛИ соединен с входом признака переполнения блока микропрограммного управления.

   SU .,..1136170