SU1138929A1 - @ -Триггер - Google Patents
@ -Триггер Download PDFInfo
- Publication number
- SU1138929A1 SU1138929A1 SU833629533A SU3629533A SU1138929A1 SU 1138929 A1 SU1138929 A1 SU 1138929A1 SU 833629533 A SU833629533 A SU 833629533A SU 3629533 A SU3629533 A SU 3629533A SU 1138929 A1 SU1138929 A1 SU 1138929A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inverters
- inputs
- transistors
- mos transistors
- installation
- Prior art date
Links
- 238000009434 installation Methods 0.000 claims abstract description 14
- 238000004132 cross linking Methods 0.000 abstract 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
RS-ТРИГГЕР, на ВДП-траизисторах ,содержащий первый и второй инверторы с перекрестными св з ми и первый и второй ЬЩП-транзисторы одного типа проводимости, затворы которых подключены соответственно к первому и второму установочным входам, истоки.этих МДП-транзисторов подключены к одной из шин питани , а стоки соответственно - к входам первого и второго инверторов, отличающийс тем, что, с целью повышени быстродействи , один из выводов питани первого и второго инверторов подключен к соответствующему установочному входу. (Л с 00 00 го е0 .f
Description
Изобретение относитс к вычислительной технике и может быть использовано в качестве элемента универсальных и специализированных цифровых вычислительных устройств.
Известны RS-триггеры, выполненные на элементах И-НЕ и ИЛИ-НЕ
Недостатками устройств вл ютс избыточное количество элементов и низкое быстродействие.
Наиболее близким к изобретению по технической сущности вл етс RS-триггер на МДП-транзисторах, содержащий первый и второй инверторы с перекрестными св з ми и первый и второй МДП-транзисторы одного типа проводимости, затворы которых подключены соответственно к первому и второму установочным входам, истоки этих МДП-транзисторов подключены к одной из шин питани , а стоки соответственно - к входам первого и второго инверторов 2.
Недостатком известного устройства вл етс невысокое быстродейст- вне, обусловленное противодействием второго инвертора смене информации в триггера.
Цель изобретени - повышение быстродействи .
Дл достижени поставленной цели в RS-триггере на МДП-транзисторах, содержащем первый и второй инверторы с перекрестными св з ми и первый и второй МДП-транзисторы одного типа проводимости, затворы которых подключены соответственно к первому и второму установочным входам, истоки этих ИДИ-транзисторов подключены к одной из шин питани , а стоки соот- ветственно - к входам первого и второго инверторов, один из выводов питани первого и второго инверторов подключен к соответствующему установочному входу.
На фиг, 1-3 представлены электрические схемы вариантов выполнени предлагаемого RS-триггера.
В электрических схемах RS-триггера (фиг. 1-3) первый I и второй 2 инверторы с перекрестными св з ми образуют бистабильную триггерную чейку, К входу каждого из этих инверторов подключен сток соответственно первого За второго 4 МДП-тран зисторов. На фиг. 1 и 3 первый 3 и второй 4 МДП-транзисторы - п-Типа проводимости, на фиг. 2 -,р-типа проводимости . Истоки этих МДП-транзисторов подключены к общей щине 5 фиг. 1 и 3). либо к шине 6 питани (фиг. 2). Затвор каждого из ЩЩ-транзисторов 3 и 4 подключен соответственно к первому 7 и второму 8 установочным выходам.
На фиг. 1 и 3 первый вывод питани каждого из инверторов 1 и 2 подключен к шине питани , а второй вывод Питани - соответственно к первому установочному входу 7 и второму установочному входу 8, На фиг. 2 первый вывод питани каждого из инверторов 1 и 2 подключен соответственно к первому установочному входу 7 и второму установочному входу 8. Вторые выводы питани инверторов
1и 2 подключены к общей шине 5.
Устройство (фиг. 1) работает следующим образом.
При поступлении на первый 7 и второй 8 установочные входы комбинации 00 первый и второй МДП-транзисторы 3 и 4 закрыты по затворам и бистабильна чейка, состо ща из первого и второго инверторов 1 и
2с перекрестными св з ми, сохран ет предыдущее состо ние. При поступении на первый и второй установочные входы 7 и 8 комбинации 10 и при условии, что на выходе первого инвертора 1 - логический О, происходит установка бистабильной чейки в противоположное состо ние. При этом первый МДП-транзистор 3 открываетс и потенциал общей шины 5 начинает поступать на вход первого инвертора 1. В начальньй момент переключени уровень напр жени логической 1 с второго вывода питани инвертора 1 через еще открытый переключащий МДП-транзистор инвертора I форирует на выходе первого инвертора
1 потенциал 4U, который определ етс з соотношени
.. ЦлргЧ -Up
(1)
1+ ч
где - уровень напр жени логической 1 на первом установочном входе 7; Ug - пороговое напр жение переключающего МДП-транзистора инвертора 1; . 1| - коэффициент вли ни под .ложки.
После установки на входе первого инвертора 1 через открытый первый
Claims (1)
- RS-ТРИГГЕР.на МДП-траизисторах,содержащий первый и второй инверторы с перекрестными связями и ··?. первый и второй МДП-транзисторы одного типа проводимости, затворы которых подключены соответственно к первому и второму установочным входам, истоки.этих МДП-транзисторов подключены к одной из шин питания, а стоки соответственно - к входам первого и второго инверторов, отличающийся тем, что, с целью повышения быстродействия, один из выводов питания первого и второго инверторов подключен к соответствующему установочному входу.S е
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833629533A SU1138929A1 (ru) | 1983-07-27 | 1983-07-27 | @ -Триггер |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833629533A SU1138929A1 (ru) | 1983-07-27 | 1983-07-27 | @ -Триггер |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1138929A1 true SU1138929A1 (ru) | 1985-02-07 |
Family
ID=21077169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833629533A SU1138929A1 (ru) | 1983-07-27 | 1983-07-27 | @ -Триггер |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1138929A1 (ru) |
-
1983
- 1983-07-27 SU SU833629533A patent/SU1138929A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| i. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств. И., Советское радио, 1975, с. 57, рис. 2, 3. 2. Валиев К.А. Цифровые интегральные схемы на МДП-транзисторах. М., Советское радио, 1971, с. 249, рис. 6. 12. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001585A (ko) | 출력 회로 및 반도체 집적 회로 장치 | |
| KR870001599A (ko) | 메모리의 출력 버퍼 회로 | |
| US4112296A (en) | Data latch | |
| US4345170A (en) | Clocked IGFET logic circuit | |
| US4521695A (en) | CMOS D-type latch employing six transistors and four diodes | |
| US4489246A (en) | Field effect transistor logic circuit having high operating speed and low power consumption | |
| US4004170A (en) | MOSFET latching driver | |
| US3953743A (en) | Logic circuit | |
| GB1483068A (en) | Circuit comprised of insulated gate field effect transistors | |
| SU1538246A1 (ru) | Преобразователь уровней сигналов на МДП-транзисторах | |
| SU1385277A1 (ru) | Магистральный формирователь импульсов | |
| US4649290A (en) | Pulse generating circuit | |
| SU1256165A1 (ru) | Преобразователь уровней (его варианты) | |
| SU1097162A1 (ru) | @ -Значный инвертор | |
| SU1182665A1 (ru) | Элемент с трем состо ни ми | |
| US4484310A (en) | Static noninverting memory cell for one propagation delay memory circuits | |
| SU1088130A1 (ru) | Логический элемент | |
| SU1200387A1 (ru) | К5 -триггер | |
| SU1615877A1 (ru) | Логический элемент на бипол рных и МОП-транзисторах | |
| SU1185578A1 (ru) | @ К-триггер | |
| SU1064471A1 (ru) | Многофункциональный логический элемент на МДП-транзисторах | |
| SU1072264A1 (ru) | Логический элемент Исключающее ИЛИ | |
| SU1465939A1 (ru) | Триггер на дополн ющих МДП-транзисторах | |
| KR900002789B1 (ko) | 시모스를 이용한 고 전류 드라이버 | |
| SU1075380A1 (ru) | @ -Триггер с предпочтительной установкой в @ -состо ние |