SU1145355A1 - Устройство дл формировани признаков распознаваемых образов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ПРИЗНАКОВ РАСПОЗНАВАЕМЫХ ОБРАЗОВ, содержащее сумматор, вход которого соединен с первым формирователем сигналов, а выход подключен к второрому формирователю сигналов, соединенному с одним входом аналогового преобразовател , другой вход которого подключен к выходу первого элемента И, а выход соединен с одним входом регистра, другой вход которого подключен к выходу первого элемента И, а выход соединен с одним входом блока пам ти, другие входы которого подключены к выходам первого, элемента И и первого счетчика, генератор и fflyльcoв, соединенный .с делителем частоты и с одними входами первого и второго элементов И, другие входы которых подключены к дешифратору, третий элемент И, один вход которого соединен с делителем частоты, другой подключен к дешифратору, а выход соединен с входом первого счетчика, подключенным к выходу второго элемента И, первую группу блоков пам ти, входы которых соединены с блоком пам ти, отличаю тем, что, с целью повышени  надежности распознавани , оно содержит Второй счетчик, один вход которого  вл етс  входом устройства, другой подключен к выходу первого счетчика, а выход соединен с дешифратором, вторую группу блоков пам ти, входы которых подключены к выходу первого счетчика, первую группу умножителей , одни входы которых соединены с соответствующими блоками пам ти первой группы, четвертьй элемент И, входы которого соединены с делисл телем частоты и с дешифратором,первую группу интеграторов, входы которых подключены к выходу четвертого элемента Ник соответствующим блокам пам ти первой группы, а выходы  вл ютс  первой группой выходов устройства, вторую группу умножителей , входы которых соединены с выхо4 дом соответствующего блока пам ти ел первой группы и выходами соответст00 вующих блоков пам ти второй группы, ел и вторую группу интеграторов, входы о которых подключены к соответствующим умножител м первой и второй группы и к выходу четвертого элемента И, а выходы  вл ютс  второй группой выходов устройства, при этом другой вход одного умножител  первой группы соединен с выходом соответствующего блока пам ти второй группы, адругие входы других умножителей п&рвой группы соединены с выходом первого счетчика.

Description

. Изобретение относитс  к автома- тике и -вычислительной технике и может найти применение в системах машинного анализа и обработки изображений , допускающих либо одностроч ное представление объектов, либо построчное сканирование при анализе двумерных изображений. Устройство может стать частью автоматических систем контрол  и управлени , использоватьс  в телевизионных и ради локационных след щих и распознающих системах, а также при цифровой обра ботке изображений, полученных при дистанционных исследовани х. Известно устройство дл  формировани  признаков распознаваемых образов , содержащее приемник излучени блок определени  разности сигналов, подключенный к выходам приемника излучени , и блок вычислени  модул  входы которого соединены с блоком определени  разности сигналов lj . В этом устройстве в качестве признаков распознаваемых образов испол зуютс , во-первых, суммарна   ркост изображени  и,во-вторых, сумма модулей разности сигналов |23. Однако в тек случа х, когда прои ходит изменение формы изображени  и изменение его положени  в поле зрени  (что происходит при проективных преобразовани х), характеристики изображени , определ емые данным устройством, не могут -оставатьс  неизменными, т.е. они не  вл ютс  в аком случае признаками-инвариантами . Использование таких признаков либо в значительной степени снижает точность распознавани , либо приводит к по влению аномальных ошибок став щих под сомнение целесообразность использовани  устройства. Наиболее близко к изобретению устройство, содержащее первый и второй формирователи сигналов, соединенные с сумматором, блок пам ти, подключенньй через регистр к аналого-цифровому преобразователю, через первый элемент И - к генератору импульсов и через регистр считывани  - к вычислительному блоку, второй ч третий элементы И, входы которых подключены к дешифратору, соединенному с управл ющим блоком, и к генератору импульсов и к делителю частоты соответственно, первый счетчик , соединенный с выходами второго 5i и третьего элементов И, с входами , блока пам ти-и блока управлени , выходы которого через группу блоков пам ти подключены к другим входам вычислительного блока 2 Данное устройство имеет недостаточно высокую надежность распознавани  по сформированным признакам. Цель изобретени  - повьш1ение надежности распознавани . Поставленна  цель достигаетс  тем, что в устройство, содержащее сумматор, вход которого соединен с первым формирователем сигналов, а выход подключен к второму формирователю сигналов, со(единенному с одним входом аналого-цифрового преобразовател , другой .вход которого . подключен к выходупервого элемента И, а выход соединен с одним входом регистра, другой вход которого подключен к выходу первого элемента И, а выход соединен с одним входом блока пам ти,другие входы которого подключены к выходам первого элемента И и первого счетчика, генератор импульсов, соединенньй с делителем частоты и с одними входами первого и второго элементов И, другие входы которых подключены к дешифратору , третий элемент И, один вход которого соединен с делителем частоты , другой подключен к дешифратору , а выход соединен с входом первого счетчика, подключенным к выходу второго элемента И, первую группу блоков пам ти, входы которых соединены с блоком пам ти, введены второй счетчик, один вход которого  вл етс  входом устройства, другой подключен к выходу первого счетчика, а выход соединен с дешифратором, вторую группу блоков пам ти, входы которых подключены к выходу первого счетчика, перва  группа умножителей, одни входы которых соединены с соответствующими блоками пам ти первой группы, четвертый элемент И, входы которого соединены с.делителем частоты и с дешифратором, перва  группа интеграторов, входы которых подклюнены к выходу четвертого элемента И и к соответствующим блокам па-. м ти первой группы , а выходы  вл ютс  первой группой выходов устройства , втора  группа умножителей, входы которых соединены с выходом соответствующего блока пам ти первой группы

и выходами соответствующих блоков пам ти второй группы, и втора  группа интеграторов, входы которых подключены к соответствующим умножител м первой и второй групп и к выходу 5 четвертого эл.емента-И, а выходы  вл ютс  второй группой выходов устройства , при этом другой вход одного умножител  первой группы соединен с выходом соответствующего блока Ю пам ти второй группы,-а другие входы других умножителей первой группы соединены с выходом первого счетчика .

I

На чертеже представлена блок-схе- 15 ма предложенного устройства.

Устройство включает первьй формирователь 1 сигнала из сигналов изоб- , ражени , поступающих на вход устройства , сумматор 2, предназначенный 20 дл  определени , разности сигналов, второй формирователь 3 сигнала, предназначенньй дл  формировани  сигнала, пропорционального модулю сигнала, полученного с выхода сум- 25 матора 2, аналого-цифровой преобразователь 4 (АЦП), регистр 5, блок 6 пам ти, выполненньйл например, в виде оперативного запоминающего устройства , делитель 7 частоты, первый 8, эо второй 9 и третий 10 элементы И, генератор 11 импульсов, первьш 12 и второй 13.счетчики, дешифратор 14, четвертьш элемент И 15, перва  16-17 и втора  18, 19 и 20 группы блоков ,, пам ти, выполненные, например, в виде посто нных запоминающих устройств , перва  21-23 и втора  24-26 группы умножителей, перва  27-28 и втора  29-34 группы интеграторов, до

В формирователе 1 происходит преобразование изображени  в электрический сигнал. Сумматор 2 предназначен ДЛЯ определени  разности сигналов  ркости. В формирователе 3 45 определ етс  модуль разности сигналов  ркости. АЦП 4 предназначен дл  преобразовани  значений модул  разности сигналов в цифровую форму. Регистр 5 предназначен дл  хранени  JQ и передачи в блок 6 значений модул  разности сигналов, где они запоминаютс ..

Генератор 11 импульсов вырабатывает последовательность импульсов, 55 котора  через элемент И 8 управл ет работой АЦП 4, регистра 5, записью данных в блок 6, а через элемент И

9 - работой счетчика 12, предназначенного дл  формировани  адреса, счетчика 13, служащего дл  управлени  входами дешифратора 1:4.

Делитель 7 частоты предназначен дл  выработки последовательности импульсов, котора  через элемент И 1 управл ет работой счетчиков 12 и 13, дешифратора 14 и записью информации в цифровых интеграторах. 27-34.

В зависимости от состо ни  выхо дов дешифратора 14 переключение счетчика 12 осуществл етс  сигналами, проход щими на вход счетчика 12 чере элементы И 9 или 10.

Временные интервалы управл ющих сигналов выбираютс  с учетом полного окончани  переходных процессов и по лени  установивщихс  кодов на входах соответствующих элементов устройства

Блок 16 предназначен дл ,возведени  модул  разности сигналов в квадрат , блок 17 - в куб, блоки 18-20 предназначены длА возведени  в квадрат , третью и четвертую степень .значений координаты. В эти блоки записываютс  таблицы значений соответствующих функций. В этих блоках код аргумента функции поступает на адресные входы. Через некоторое врем , определ емое типом ПЗУ, на выходе по вл етс  числовое значение функции которое было занесено заранее, на этапе изготовлени  этого ПЗУ.

Умножители 21-25 предназначены дл  вычислени  произведений.

. Блоки 27-34  вл ютс  цифровыми интеграторами, предназначенными дл  вычислени  сумм.

Работа предлагаемого устройства состоит из двух циклов.

1.Прием изображени , определение разности сигналов, вычисление модул  разности сигналов, аналогоцифровое преобразование значений модул  разности сигналов и запоминание значений кодов.

2.Считывание информации из первого блока пам ти, определение признаков изображени .

В первом цикле изображение, характеризуемое некоторой функцией распределени   ркости и подвергнутое действие группы проективных преобразователей, принимаетс  приемником излучени .

Сигнал Пуск, поступающий на первый вход счетчика 13, устанавли5

вает в исходное состо ние счетчики 12 и 13. Комбинаци  разр дов счетчика 13 поступает на дешифратор 14 с нулевого выхода которого по вл етс  разрешающийсигнал-.

При поступлении сигнала Начало строки на первый вход счетчика 13 генератором 11 импульсов вырабатываетс  последовательность импульсов , котора  проходит через элемент И 8 на управл ющие входы А1ДП 4 регистра 5 и на вход Запись блока 6.

Последовательно дл  всех точек изображени  в плоскости приемника излучени  в заданных направлени х дл  кшкдых двух соседних элементов разложени  определ етс  разность сигналов в блоке 2, вычисл етс  модуль разности и сигнал поступает на вход ЛЦП, где на каждом периоде частоты происходит аналого-цифрово преобразование информации, запись информации в регистре 5 и.затем в блоке 6 по адресу, который формируетс  счетчиком 12 при поступлении на его .вход, через элемент И 9 импульсов .

После перебора всех значений адреса с выхода счетчика 12 по вл етс  сигнал переноса, который поступает на вход счетчик-а режимов 13, измен ет его состо ние на 01 и переводит работу устройства во второй цикл.

Во втором цикле активируетс  единичный выход дешифратора 14, который разрешает прохождение импульсов с делител  7 частоты через элемент И 10 на счетчик 12 и через элемент И 15 на первые входы цртфровьпс пнтеграторов дл  управлени  записью информации. Работа АЦП 4 и

453556.

регистра 5 блокируетс , блок 6 работает в режиме считывани . С его выхода выдаетс  последовательность значений модул  разности сигналов, 5 ас выхода 12 вьщаетс  последовательность значений координат. Полученные значени  поступают на входы блоков 16 и 17, с выходов которых снимаютс  квадрат {ПЗУ 16) и куб (ПЗУ 17) значений модул  разности сигналов. Значени  кодов из счетчика 12 поступают на входы блоков 18-20, с вьпсодом которых снимаютс  квадрат (ПЗУ 18),-куб (ПЗУ 19)

5 и четверта  степень (ПЗУ 20) значений координаты каждого элемента разложени  .

С выхода блока 16 коды поступают на первые входы умножителей 21, 22

0 и на первый вход цифрового интегратора 27. С выхода блока 17 коды поступают на первые входы умножителей 23-26 и на первый вход цифрового интегратора 28. Коды с второго выхода счетчика 12 поступают на вторые входы умножителей 21и 23. С выходов блока 18 коды поступают на вторые входы умножителей .22 и 24. С выхода блока 19 коды-поступают.

0 на второй вход умножител  25, а с вьгхода блока 20 коды - на второй вход умножител  26.

С выходов умножителей 21-26 сигналы поступают на первые входы цифровых интеграторов 29-34.

После проведени  всех тактов суммировани  на выходах цифровых инте граторов 27-34 формируютс  значени  признаков изображени .

0 Введение в устройство новых узлов и элементов, а Taitace новых конструктивных св зей существенно повышает надежность распознавани .

Claims (1)

1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ПРИЗНАКОВ РАСПОЗНАВАЕМЫХ ОБРАЗОВ, содержащее сумматор,' вход которого соединен с первым формирователем сигналов, а выход подключен к второрому формирователю- сигналов, соединенному с одним входом аналогового преобразователя, другой вход которого подключен к выходу первого элемента И, а выход соединен с одним входом регистра, другой вход которого подключен к выходу первого элемента И, а выход соединен с одним входом блока памяти, другие входы которого подключены к выходам первого, элемента И и первого счетчика, генератор импульсов , соединенный ,с делителем частоты и с одними входами первого и второго элементов И, другие входы которых подключены к дешифратору, третий элемент И, один вход которого соединен с делителем частоты, другой подключен к дешифратору, а выход соединен с входом первого счетчика, подключенным к выходу второго эле мента И, первую группу блоков памяти, входы которых соединены с блоком памяти, отличающееся тем, что, с целью повышения надежности распознавания, оно содержит Второй счетчик, один вход которого является входом устройства, другой подключен к выходу первого счетчика, а выход соединен с дешифратором, вторую группу блоков памяти, входы которых подключены к выходу первого счетчика, первую группу умножителей, одни входы которых соединены с соответствующими блоками памяти первой группы, четвертый элемент И, входы которого соединены с целителем частоты и с дешифратором,первую группу интеграторов, входы которых подключены к выходу четвертого элемента И и к соответствующим блокам памяти первой группы, а выходы являются первой группой выходов устройства, вторую группу умножителей, входы которых соединены с выходом соответствующего блока памяти первой группы и выходами соответствующих блоков памяти второй группы, и вторую группу интеграторов, входы которых подключены к соответствующим умножителям первой и второй группы и к выходу четвертого элемента И, а выходы являются второй группой выходов устройства, при этом другой вход одного умножителя первой группы соединен с выходом соответствующего блока памяти второй группы, а другие входы других умножителей п&рвой группы соединены с выходом первого счетчика.