SU1146832A1

SU1146832A1 - Устройство цветовой синхронизации

Info

Publication number: SU1146832A1
Application number: SU833668225A
Authority: SU
Inventors: Елена Михайловна Ланговая; Михаил Семенович Резницкий
Original assignee: Предприятие П/Я Р-6120
Priority date: 1983-11-23
Filing date: 1983-11-23
Publication date: 1985-03-23

Abstract

1. УСТЮЙСТВО ЦВЕТОВОЙ СИНХРОНИЗАЦИИ , содержащее частотный детектор, первьй вход которого вл етс входом стробирующих импульсов, а выход соединен с первым входом счетчика, блок управлени , первый вход которого вл етс входом строчных импульсов, а выход вл етс выходом сигнала управлени , и выключатель цветности, отличающеес тем, что, с целью упрощени -устройства путем исключени дешифратора и реверсивного счетчика, в него введен элемент И-НЕ, первый вход которого соединен с первым выходом счетчика, второй вход соединен с вторым входом счетчика, первым входом выключател цветности и вл етс входом кадровых импульсов, второй выход счетчика соединен с входом выключател цветности, а выход элемента И-НЕ соединен с вторым входом блока управлени , выход которого соединен с вторым входом частотного детектора, причем третий и чет- Z вертый входы частотного детектора м . вл ютс входами соответственно пр мого и задержанного сигналов окости. с

Description

Crpof

09

Отв .МЯ

ш

- Н

CffifxMJf

KaSpunnyubt

К

Чм.

I Ч i

сг

4

О) 00

ftMt.

оо го

itfente

Claims

1

лЗЯ

-

2. Устройство по п. 1, о т л ичающее с тем, что частотный детектор содержит элемент задержки, коммутатор и D-триггер, соединенные последовательно, причем второй вход D-триггера вл етс первым входом частотного детектора, третий вход соединен с вторым выходов коммутатора , второй вход которого вл етс вторым входом частотного детектора, третий вход - четвертым входом частотного детектора, вход элемента задержки вл етс его третьим входом, а выход D-триггера вл етс выходом частотного детектора.

Изобретение относитс к телевизионной технике и может использоватьс в приемной телевизионной аппаратуре.

Известно устройство цветовой синхронизации, содержащее последовательно соединенные частотный детектор , полосовой фильтр, аналого-цифровой преобразователь (А1Щ), пе.рвый счетчик, второй счетчик, первый вход которого соединен с выходом АЦП, а выход соединен с первым входом логического блока, второй вход которого соединен с вь«одом первого счет:чика , а выход вл етс выходом устройства ,, объединенные вторые входы первого и второго счетчиков вл ютс входом строчных импульсов 13Недостатком такого устройства вл етс его сложность.

Наиболее близким к изобретению по технической сущности вл етс устройство цветовой синхронизации, содержащее частотный детектор, первый вход которого вл етс входом стробирующих импульсов, а выход соединен с первь1М входом реверсивного счетчика, выход которого соединен с входом дешифратора, первый вход которого соединен с входом выключател цветности, второй выход соедине с первым входом блока управлени , второй вход которого вл етс входом строчных импульсов, а выход соединен с вторыми входами реверсивного счетчика , дешифратора и вл етс выходом сигнала управлени , второй вход частотного детектора вл етс входом устройства, а выход выключател цветности вл етс выходом сигнала включени цветности С2.

Однако известное устройство вл етс достаточно сложным, поскольку

требует применени реверсивного счетчика и дешифратора.

Цель изобретени - упрощение устройства цветовой синхронизации

путем исключени реверсивного счетчика и дешифратора.

Указанна цель достигаетс тем, что в устройство цветовой синхронизации , содержащее частотный детектор, первый вход которого вл етс входом стробирующих импульсов, а выход соединен с первым входом счетчика, блок управлени , первый вход которого вл етс входом строчных импульсов , а выход вл етс выходом сигнала управлени , и выключатель цветности , введен элемент И-НЕ, первый вход которого соединен с первым выходом счетчика, второй вход сосдинен с вторым входом счетчика, первым входом выключател цветности и вл етс входом кадровых импульсов, второй выход счетчика соединен с вторым входом выключател цветности,

а вьпсод элемента И-НЕ соединен с вторым входом блока управлени , выход которого соединен с,вторым входом частотного детектора, причем третий и четвертый входы частотного детектора вл ютс входами соответственно пр мого и задержанного сигналов ркости.

При этом частотный детектор содержит элемент задержки, коммутатор

и D-триггер, соединенные последовательно , причем второй вход D-триггера вл етс первым входом частотного детектора, третий вход соединен с вторьм выходом коммутатора, второй

вход которого вл етс вторым входом частотного детектора, третий вход четвертым входом частотного детекто3 pa, вход элемента задержки вл етс его третьим входом, а выход D-триггера вл етс выходом частотного детектора . На фиг. 1 представлена структурна электрическа схема устройства цветовой синхронизации; на фиг. 2 временные диаграммы, по сн ющие его работу. Устройство ,(Фиг. 1)- содержит частотный детектор 1, счетчик 2, элемент И-НЕ 3, выключатель 4 цветности блок 5 управлени . При этом частотный детектор 1 содержит элемент 6 задержки, коммутатор 7 и D-триггер 8. Устройство работает следующим образом. В режиме построчной цветовой синхронизации на третий вход частотного детектора 1 поступает полный видеосигнал с входа ркостной линии задержки канала ркости (фиг. 2а), на четвертый вход - полный видеосигнал с выхода ркостной линии задержки, а на первый вход - стробирующие импульсы (фиг. 26).. Сигнал немодулированной цветовой поднесущей анализи руетс по периоду посредством сравнени его периода с эталонным времен ным интервалом f, определ емь1м ркостной линией задержки. Если на первый и третий входы D-триггера 8 поступают пр мой и задержанный сигна лы цветовой поднесущей и на втором входе D-триггера 8 посто нно присутствует уровень логической единицы, тогда в зависимости от периода сигна ла цветовой поднесущей Т возможны два варианта работы. При t Т фронт сигнала цветовой поднесущей задерживаетс на и по вл етс на первом- входе D-триггера 8 позже сигнала на его третьем.входе, т.е. происходит срабатывание D-триггера 8, он переходит в состо ние логической единицы. По окончании положительного импульса на третьем входе происходит сброс D-триггера 8. Этот процесс повтор етс каждый период цветовой поднесущей, и на выходе D-триггера 8 будет столько импульсов, сколь ко их поступает на третий и четвертый входы частотйого детектора 1 (фиг. 2в) за врем стробирующего импульса. При задержанные импульсы цветовой поднесущей поступают на пер 324 вый вход D-триггера 8 раньше импульсов , поступающих на его третий вход, в результате чего D-триггер-. 8 не переключаетс в состо ние логическойединицы , на его выходе (т.е. на выходе частотного детектора 1) посто нно присутствует уровень логического нул . Таким образом, в зависимости от соотношени мелщу f и Т D-триггер 8 либо формирует серию импульсов, либо посто нно находитс в состо нии логического нул . Полный видеосигнал, с входа и выхода ркостной линии задержки поступает на первый и третий входы D-триггера 8 через коммутатор 7, на второй управл ющий вход которого поступает меандр полустрочной частоты с выхода блока 5 управлени . При этом между третьим входом частотного детектора 1 и первым входом коммутатора 7 включен элемент 6 задержки , предназначенный дл коррекции величины to таким образом, что она соответствует среднему значению периодов немодулированной цветовой поднесущей в красной и синей строках. ЕСЛИ фаза управл ющего сигнала блока 5 управлени коммутатором правильна , тогда в красной и в синей строках на третий вход D-триггера 8 импульсы поступают позже, чем на,его второй вход, в результате чего Dтриггер 8 посто нно находитс в состо нии логического нул ,, первый (пр мой) выход счетчика 2 находитс . в состо нии логического нул , кадровый импульс через элемент И-НЕ 3 не Г..50ХОДИТ, и коррекци фазы не происходит . Одновременно кадровый импульс поступает на первый вход выключател 4 цветности, на второй вход которого поступает уровень логической единицы с второго (инверсного) выхода счетчика 2, в результате чего формируетс сигнал включени цветности. Аналогично происходит работа устройства и в течение следующих кадров до тех пор, пока не происходит сбой фазы выходного сигнала блока 5 управлени . В случае неправильной фаэы выходного сигнала блока 5 управлени как в красной, так и в синей строках на третий выход D-триггера 8 импульсы поступают раньше, чем на его первый вход (за счет работы коммутаI тора 7), на выходе D-триггера 8 формируютс пачки, импульсов, поступающи на первый, счетный вход счетчика 2. После заполнени счетчика 2 на его первом входе по вл етс уровень логи ческой единицы, разрешающий прохождение кадрового импульса через элемент И-НЕ 3 на второй вход блока 5 управлени . Указанный импульс осуществл ет кор1 вкцию фазы выходного сигнала блока 3 управлени , переключает в(|1ключатель 4 цйетности, на втором входе которого в этот момент присутствует уровень логического нул , поступающий с второго выхода счетчика 2, и сбрасывает счетчик 2 по его второму входу. В течение следующего кадра провер етс правильность фазы выходного сигнала блока 5 управлени . Если правильность фазы подтверждаетс , то очередной кадровый импульс приводит к срабатыванию выключател 4 цветности, выходной сигнал которого обеспечивает включение канала цветности В услови х действи помех возможны отдельные срабатывани D-триггера 8 и при правильной цветовой синхронизации . Однако ложной коррекции фазы и вык шчени канала цветности 2 не происходит, если количество импульсов на выходе D-триггера 8 не превьшает половины емкости счетчика 2. Предлагаемое устройство, может работать в режиме покадровой цветовой синхронизации. В этом случае необходимо на первый вход частотного детек тора 1 подать стробирующий импульс, вьщел клций сигнал покадровой цветовой синхронизации. Таким образом, при высокой помехозащищенности известного устройства, обусловленной применением дл накоплени информации двоичного счетчика, предлагаемое устройство вл етс более простым, поскольку предполагает использование вместо реверсивного обычного суммирунмдего (либо вычитающего ) счетчика, а также не требует применени дешифратора с разр дностью , определ емой разр дностью счетчика. Кроме того, частотный детектор выполнен на базе логических элементов (за исключением элемента задержки, который может быть выполнен в виде RC-цепи), что позвол ет все устройство выполнить в виде единой цифровой интегральной схемы.