SU1148005A1 - Способ группировки микросхем по быстродействию и устройство дл его осуществлени - Google Patents

Abstract

1. Способ группировки микросхем по быстродействию, включающий сравнение периодов циркул ции импульсов в рециркул торах с включенными в них контролируемыми микросхемами, о т л .и чающийс  тем, что, с тделью повьшени  точности, до включени  в рециркул торы контролируемых микросхем выравнивают периоды циркул ции импульсов в рециркул торах, затем одновременно запускают рециркул торы с включенными в них контролируемыми микросхемами, а сравнение периодов циркул ции импульсов производ т путем попарного сравнени  временных положений импульсов рециркул торов в течение интервала группировки . 2. Устройство дл  группировки микросхем по бьютродействию, включающее И рециркул торов, отличающеес  тем, что оно снабжено П()/2 блоками фиксации временного рассогласовани , (п-2)(п-3)/2 элементами ИЛИ, блоком задани  интервала группировки, П-2 элементами задержки и входом запуска устройства, при этом первые входыh- к блоков фиксации временного рассогласовани  К-й группы от первой до (п-1)-й соединены с выходом к-го рециркул тора, а второй вход i-го блока фиксации временного рассогласовани  в К-й группе соединен с выходом (|с + 1) -го рециркул тора (i 1,... ,п-1с), третьи входы п-1 блоков фиксации временного рассогласовани  первой группы соединены с выходом блока задани  временных интервалов и входами выключени  рециркул торов, третьи входы блоков фиксации временного рассогласовани  K-VL группы С второй соединены внутри групп и с третьими входами блоков фиксации временного рассогласовани  (К-1)-й грзтпы через соответствующие элементы задержки, четвертый вход первого блока фиксации :времеиного рассогласовани  -и группы с второй по (п-2)-ю соединен с п тым входом блока фиксации временного рассогласовани  ()-й группы, четвертые входы блоков фиксации временного; 00 рассогласовани  второй группы соедио о ел нены с выходами блоков фиксации временного рассогласовани  соответственно с второго по (п-1)-и из первой группы, четвертые входы -го блока фиксации временного рассогласовани  в группах с третьей соединены соответственно с выходами 1 -X элементов ИЛИ в группах с первой По (П-З)-ю, первые входы 1-х элементов ИЛИ соединены с выходами, а вто-рые их входы - с четвертыми входами (i+1)-x блоков фиксации временного

Description

рассогласовани  предыдущей группы, выходы первых блоков фиксации временного рассогласовани  в К-группе с второй по (|1-2)-ю соединены с шестыми входами первых блоков фиксации временного рассогласовани  в группе fe + 1 , выход первого блока фиксации временного рассогласовани  первой группы соединен с п тыми входами всех блоков фиксации временного рассогласовани  второй группы, второй вход первого блока фиксации временного рассогласовани  первой группы соединен с выходом второго рециркул тора , а выход п-го рец1фкул тора соединен с вторым входом блока фиксации в1)еменного рассогласовани  (п-О-й группы,

3. Устройство по п. 2, о т л ичающеес  тем, что блок фиксации временного рассогласовани  выполнен в виде первого и второго эдементов НЕ, входы которых соединены соответственно с первым и вторым входами блока фиксации временного рассогласовани , а их выходы соединены соответственно с входами первого и второго элементов И, вторые входы которых соединены соответственно с вторым и первым входами блока фиксации временного рассогласовани , выходы первого и второго элементов И через первый элемент ИЛИ соединены .со счетным входом первого триггера, выход которого соединен с первыми входами третьего и четвертого элементов И, вторые входы которых соединены соответственно с выходами первого и второго элементов И, выходы третьего и четвертого элементов И соединены через второй элемент ИЛИ -с первым входом п того элемента И и через элемент -задержки с вторым входом п того элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второйj третий и четвертый входы которого соединены соответственно с шестик, п тым и четвертым входами блока фиксации временного рассогласовани , а выход третьего элемента ИЛИ соединен с входом сброса второго триггера, выход которого соединен с первым входом шестого элемента И, второй вход которого соединен с третьим входом блока фиксации временного рассогласовани , а выход соединен с выходом блока фиксации временного рассогласовани  и входом третьего триггера, выход которого соединен с входом элемента индикации.

Изобретение относитс  к контролю электрических параметров готовых полупроводниковых приборов и может быт использовано дл  группировки цифровых микросхем в группы с одинаковым быстродействием, например, дл  прецизионных цифровых управл емых линий задержки. Известен способ измерени  быстродействи  МС, включающий установку испытываемой МС в рециркул тор и измерение периода генерируемых импульсов . Устройство, реализующее данный способ измерени , включает рециркул тор и парафазнь усилитель . Однако при реализации данного спо соба точность ограничена параметрами рециркул тора и парафазного усилител  . Наиболее близкими по технической сущности к предлагаемь1м  вл ютс  способ дл  определени  времени задержки распространени  сигнала инвертирующих схем, включагаций сравнение периодов циркул ции импульсов в рециркул торах с включенными в них контролируемыми микросхемами и вычисление среднего времени задержки каждой схемы, и устройство дл  его осуществлени , включак цее п рециркул торов и измеритель периода импульсов . С помощью известных способа и устройства можно решить задачу группировки микросхем с одинаковым или близким быстродействием. Однако точность группировки огра иичена точностью измерител  периодо так как осуществл етс  непосредстве ное измерение периодов циркул ции импульсов. Цель изобретени  - повьпиенне точности группировки микросхем. Поставленна  цель достигаетс  те что согласно способу группировки микросхем по быстродействию, включа щему сравнение периодов циркул ции импульсов в рециркул торах с включе ными в них контролируемыми микросхе мами, до включени  в рециркул торы контролируемых микросхем вьфавниваю периоды циркул ции импульсов в рециркул торах , затем одновременно запускают рециркул торы с включенными в них контролируемыми микросхе мами, а сравнение периодов циркул ции , импульсов производ т путем попарного сравнени  временных ndJiQ eний импульсов рециркул торов в тече ние интервала группировки. Устройство дл  осуществлени  спо jсоба группировки микросхем по быстр действию, включающее п рециркул то- ров, снабжено п(п-1)/2 блоками фиксации временного рассогласовани , (п-2)(п-3)/2 элементами ИЛИ, блоком задани  интервала группировки, п-2 элементами задержки и входом запуск устройства, при этом первые входы п-к блоков фиксации временного рассогласовани  к-й группы от первой до (п-1)-й соединены с выходом к-го рециркул тора, а второй вход i-ro блока фиксации временного рассогласовани  в к-й группе соединен с выходом (к+1)-го рециркул тора(... п-к), третьи входы п-1 блоков фиксации временного рассогласовани  первой- группы соединены с выходом блока задани  временных интервалов и входами выключени  рециркул торов третьи входь блоков фиксации временного рассогласовани  к-й группы с второй соединены внутри групп и с третьими входами блоков фиксации временного рассогласовани  (к-1)-й группы через соответствующие элемейты задержки, четвертый вход первого блока фиксации временного рассогласовани  к-й группы с второй по (п-2)-ю соединен с п тым входом блока фиксации временного рассогласовани  (к+1)-й группы, четвертые входы блоков фиксации временного рассогласо0 .54 вани  второй группы соединены с выходами блоков фиксации временного рассогласовани  соответственно с второго по (п-1)-и из первой группы, четвертые входы i-ro блока фиксации временного рассогласовани  в группах с третьей соединены соответственно с выходами i-x элементов ИЛИ в группах с первой по {п-3)-ю, первые входы i-x элементов ИЛИ с выходами, а вторые их входы - с четвертыми входами (i+1)-x блоков фиксации временного рассогласовани  предьщущей группы , выходы первых блоков фиксации временного рассогласовани  в к-группе с второй по (п-2)-ю соединены с шестыми входами первых блоков фиксации временного рассогласовани  в группе к+1, выход первого блока фиксации временного рассогласовани  первой группы соединен с п тыми входами всех блоков фиксации временного , рассогласовани  второй грзпппы, второй вход первого блока фиксации временного рассогласовани  первой группы соединен с выходом второго рецир- кул тора, а выход п-го рециркул тора соединен с вторым входом блока фиксации временного рассогласовани  (п-1)-й группы. Кроме того,блок фиксации временного рассогласовани  выполнен в виде первого и второго элементов НЕ, входы которых соединены соответственно с первым и вторым входами блока фиксации временного рассогласовани , а их выходы соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с вторым и первым входами блока фиксации вре менного рассогласовани , выходы первого и. второго элементов И через первый элемент ИЛИ соединены со счетным входом первого триггера, выход которого соединен с первыми входами третьего и четвертого элементов И, вторые входы которых соединены соответственно с выходами первого и второго элементов И, выходы третьего и четвертого элементов И соединены через второй элемент ИЛИ с первым входом п того элемента И и через. элемент задержки с вторьм входом п того элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй, третий и четвертый входы которого соединены соответственно с шестым, п тым и четвертым входами блока фиксации временного рассогласовани , а выход третьего элемента ИЛИ соединен с вхо дом сброса второго триггера, выход которого соединен с первым входом шестого элемента И, второй вход кото рого соединен с третьим входом блока фиксации временного рассогласовани , а выход соединен с выходом блока фиксации временного рассогласова ни  и входом третьего триггера, выход которого соединен с входом элемента индикации. На фиг. 1 приведена функциональна  схема устройства, рейлизукщега способ группировки микр1осхем по быс родействию; на фиг. 2 - блок-схема блока фиксации временного рассоглас вани ; на фиг.З - блок-схема рециркул тора; на фиг. 4 - временные диаграммы , по сн ющие осуществление способа. Устройство дл  реализации способ группировки микросхем по быстродейс вию содержит п рециркул торов п(п-1)/2 блоков 2 - 2, ,2 -2;фиксации временных рассогласований в п-1 группах, п-2)(п-3)/2 элемен - 3V или в п-3 3 - V - п-Э группах, блок 4 задани  временных и блок 4 тервалов, п-2 элементов 5. - Зц. g задержки и вход 6 запуска устройств при этом группы блоков фиксации вре менного рассогласовани  с первой по (п-1)-ю включают соответственно от п-1 до одного блоков фиксации временного рассогласовани , входы запуска рецнркул торов объеди нены и соединены с входами 6 запуск устройства и блока А, импульсный вход которого соединен с вькодом п-го рециркул тора Ijj , а выходы рециркул торов 1 с первого по (п-1) соединены с первыми входами всех блоков 2 соответственно с первой по (п-1)-ю групп, вторые входы i-x блоков 2 в к-й группе соединены с выходами (к+О-х рециркул торов, третьи входы блоков 2 первой группы соединены с выходом блока А и входами выключени  рециркул торов с первого по п-й, третьи входы блоков 2 ,... ,2 ,... ,2 с второй по (п-1)-ю групп объединены внутри группы и соединены с третьими входа ми блоков 2.,..., 2 ц, ,. .., , 2 соответственно с первой по (п-2)-ю групп через элементы 5 - З. задержки соответственно с первого по (п-2)-й, четвертые входы первых блоков 2 ,2,,. .,,2, групп с второй по (п-2)-ю соединены с п тыми входами блоков 2 , .,., 2 , , . .., 2 групп с третьей по (п-1)-ю соответственно, 0 9 четвертые входы блоков с первого по (п-2)-й второйгруппы соединены с выходами блоков2 - 2„. соответственно с второго по(п-1)-й из первой группы, четвертыевходы i-ro блока в группах с третьей по последнкло соединены соответственно с выходами i-x элементов - в группах с первой по (п-З)-ю, первые входы i-x элемен;1 - соединены с выходами. а вторые их входы - с че твертыми 2 „о-г - 2входами (i+1)-x блоков 2 предьщущей группы, выходы первых блоков 2 в группе с номером к,начина  С второй по (п-2)-та,соединены с шестыми входами первых блоков в группе к+1, выход первого блока 2 первой группы соединен с п тыми вхол л fiat-iK всех блоков 2, - 2f,.2 второй группы, второй вход первого блока 2. пербой группы соединен с выходом второго рециркул тора а выход 2 1п соединен п-го рециркул тора с вторым входом блока (п-1)-и группы. Причем означает i-й блок в к-й группе. Блок 2 фиксации временного рассогласовани  (фиг. 2). выполнен в виде первого 7 и второго 8 элементов НЕ, входы которых соединены соответственно с первым и вторым входами блока 2, а их выходы - соответственн о с первыми входами первого 9 и второго 10 элементов И, вторые входы которых соединены соответственно с вторым и первым входами блока 2, выходы первого 9 и второго 10 элементов И через первый элемент 11 ИЛИ соединены со счетным входом первого триггера 12, выход которого соединен с первыми уходами,третьего 13 и четвертого 14 элементов И, вторые входы которых соединены соответственно с выходами первого 9 и второго 10 элементов И, выходы третьего 13 и четвертого 14 элементов И соединены через.второй элемент 15 ИЛИ с первым входом п того элемента 16 И и через элемент. 17 задержки с вторым входом п того элемента 16 И, выход которого соединен с первым входом третьего элемента 18 ИЛИ, второй, третий и четвертый входы которого соединены соответственно с шестым, п тым и четвертым входами блока фик сации временного рассогласовани , а выход третьего элемента 18 ИЛИ соединен с входом сброса второго триггера 19, выход которого соедине с первым входом шестого элемента 20 второй вход которого соединен с тре тьим входом блока фиксации временного рассогласовани , а выход соеди нен с выходом блока 2 и входом трет его триггера 21, выход которого сое динен с входом индикатора 22. На фиг. 3 приведена схема рецирк л тора 1, содержащего замкнутые в кольцо последовательно соединенны элемент 23 ИЛИ, контролируемую микр схему 24, элемент 25 задержки и ключ 26, при этом вход элемента 23 И соединенный с входом включени  ключа 26, и выход элемента 25  вл ютс  соответственно входом и выходом рециркул тора , а вход выключени  ключа 26  вл етс  входом выключени  рецкркул тора 1. Группировка микросхем по быстродействию осуществл етс  следующим образом. По сигналу 27 запуска (фиг. 4), в качестве которого предпочтительне использовать пр моугольный импульс с. крутьми фронтами, запускаютс  ре1 , в блоках 2 циркул торы триггеры 12 обнул ютс , триггеры 19 и 21 устанавливаютс  в состо ние, в котором они вьщают соответственно разрешающий и запрещающий сигналы на управл емые ими элемент 20 И и и дикатор 22. В блоке 4, выполненном, например в виде делител  с управл емым коэффициентом делени , по этому сигналу устанавливаетс  код, определ ющий длительность временного интервала t в пределах которого осуществл етс  анализ микросхем. При этом временный интервал зада ют из услови  t S - где ut допустимое рассогласование периодов циркул ции за вре м  t, мкс; о - заданна  точность группиро ки, мкс; Т - период циркул ции импульсов , мкс. . Так, если заданы величины Дс и S , то в блок 4 устанавливаетс  код частного 4 Импульсы 28, 29 и 30 с рециркул торов 1 5 поступают в группы блоков 2, в которых осуществл етс  попарное сравнение взаимного временного положени  циркулирующих импульсов . На выходе элемента 11 блока 2 первой группы формируютс  импульсы 31J а на выходе триггера 12 - импульсы 32. При этом на выходе элемента 15 ИЛИ по вл ютс  импульсы 33, которые на вьпсоде элемента 17 задержки дают импульсы 34.. В моменты, когда величина временного рассогласовани  сравниваемых импульсов превьш1ает величину допускаД, задаваемого элементом 17 задержки, в соответствзпощем блоке 2 формируетс  импульс 35. В блоке 22 на выходе элемента 11 формируютс  импульсы 36, на выходе триггера 12 - импульсы 37, на выходе элемента 15 - импульсы 38, на выходе элемента 17 задержки этого блока - импульсы 39. При этом в блоке 2 на выходе триггера 19 при40 , на выходе тригсутствует сигнал гера 19 блока 2 - сигнал 41. № пульс 35 с выхода элемента 17 через элемент 18 ИЛИ поступает на триггер 19 и переводит его из первоначаль- ; ного единичного состо ни  в нулевое, при котором триггер 19 вьщает на элемент 20 сигнал, запрещакмций прохождение через него импульса 42 опроса, а значит, и выдачу его на триггер 21 и на выход блока 2. Если временное рассогласование сравниваемых импульсов до момента поступлени  импульса 42 опроса меньше величины U, то импульс с элемента . 16 И не поступает и триггер 19 остаетс  в прежнем состо нии. С поступлением сигнала 42 опроса с блока 4 задани  временного интервала рециркул торы выключаютс  путем размыкани  кольца с помощью ключа 26 и начинаетс  опрос состо ни  триггеров 19 блоков 2. Первой опрашиваетс  перва  группа блоков 2 - 2, подключенна  к первому рециркул тору 1, содержащему первую из анализируемых ИМС. Если кака -либо из микросхем совпадает по быстродействию с первой ИМС, на выходе соответствующего блока 2 первой группы по вл  етс  импульс 43 опроса, а в еамом блоке срабатьшает индикатор 22, указывающий на пор дковый номер совпавшей ШС. По сигналу 42 с данного блока из дальнейшего опроса путем сброса триг геров 19 исключаютс  все блоки 2 последующих групп, в которь1х осуществл етс  сравнение данной микросхемы со всеми остальными. В качестве индикатора 22 может быть использована широко примен ема  сборка, состо  ща  из светодиода и управл ющей микросхемы с открытым коллектором, а также лампочка с ключом, подсвечиваю ща  табло с пор дковым номером совпавшей микросхемы. После опроса п-1 блоков 2 первой группы задержанный сигнал опроса последовательно поступает на вторую третью и т.д. до последней группы п состо щей из блока 2. Фиксаци  совпадений или несовпадений микросхем между собой н этих группах осуществл етс  аналогично изложенному. После окончани  опроса всех групп блоков 2 в устройстве индицируютс  группы микросхем с одинаковым быстродействием . Предлагаемые способ и устройство, его реализующее, по сравнению с известными способом и реализующим его устройством позвол ют повысить точность и производительность (на несколько пор дков) в результате существенного сокращени  затрат времени на группировку, при этом выигрьш по времени тем больше, чем большее число микросхем контролируетс  одновременно . В предлагаемом устройстве точность может достигать долей наносекунд при использовании элементов с обычным быстродействием, дл  обеспечени  требуемой точности следует выбрать лишь соответствующее врем  группировки. Кроме того, предлагаемый способ и устройство позвол ют осуществл ть группировку по быстродействию целых сборок и узлов, например  чеек задержки цифровых линий.

Фu.

(риг. 2

фиг.З

U.tf

Claims (3)

1. Способ группировки микросхем по быстродействию, включающий сравнение периодов циркуляции импульсов в рециркуляторах с включенными в них контролируемыми микросхемами, отличающийся тем, что, с 'целью повышения точности, до включения в рециркуляторы контролируемых микросхем выравнивают периоды циркуляции импульсов в рециркуляторах, затем одновременно запускают рециркуляторы с включенными в них контролируемыми микросхемами, а сравнение периодов циркуляции импульсов производят путем попарного сравнения временных положений импульсов рециркуляторов в течение интервала группировки.

2. Устройство для группировки микросхем по быстродействию, включающее П рециркуляторов, отличающееся тем, что оно снабжено h(fl~1)/2 блоками фиксации временного рассогласования, (п-2)·(п-3)/2 элементами ИЛИ, блоком задания интервала группировки, П-2 элементами задержки и входом запуска устройства, при этом первые входы η - к блоков фиксации временного рассогласования К-й группы от первой до (п~1)-й соединены с выходом к-го рециркулятора, а второй вход i-го блока фиксации временного рассогласования в к-й группе соединен с выходом (к + 1) -го рециркулятора (i =1,... ,η-k), третьи входы п-1 блоков фиксации временного рассогласования первой группы соединены с выходом блока задания временных интервалов и входами выключения рециркуляторов, третьи входы блоков фиксации временного рассогласования К-й группы с второй соединены внутри групп и с третьими входами блоков фиксации временного рассогласования (К-1)-й группы через соответствующие элементы задержки, четвертый вход первого блока фиксации временного рассогласования К-й группы с второй по (п-2)-ю соединен с пятым входом блока фиксации временного рассогласования (к+1)-й группы, четвертые входы блоков фиксации временного; ” рассогласования второй группы соединены с выходами блоков фиксации временного рассогласования соответственно с второго по (п-1)-й из первой группы, четвертые входы j-ro блока фиксации временного рассогласования в группах с третьей соединены соответственно с выходами 5-х элементов ИЛИ в группах с первой по (П-З)-ю, первые входы 1-х элементов ИЛИ соединены с выходами, а вторые их входы - с четвертыми входами (ί+ΐ)-χ блоков фиксации временного рассогласования предыдущей группы, выходы первых блоков фиксации временного рассогласования в К-группе с второй по (п-2)-ю соединены с шестыми входами первых блоков фиксации временного рассогласования в группе Ις+1, выход первого блока фиксации временного рассогласования первой группы соединен с пятыми входами всех блоков фиксации временного рассогласования второй группы, второй вход первого блока „фиксации временного рассогласования первой группы соединен с выходом второго рециркулятора, а выход п~го рециркулятора соединен с вторым входом блока фиксации временного рассогласования (р-1)-й группы.

3. Устройство по п. 2, о т л ичающееся тем, что блок фиксации временного рассогласования выполнен в виде первого и второго элементов НЕ, входы которых соединены соответственно с первым и вторым входами блока фиксации временного рассогласования, а их выходы соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с вторым и первым входами блока фик сации временного рассогласования, вы· ходы первого и второго элементов И через первый элемент ИЛИ соединены •со счетным входом первого триггера, выход которого соединен с первыми входами третьего и четвертого элементов И, вторые входы которых соединены соответственно с выходами первого и второго элементов И, выходы третьего и четвертого элементов И соединены через второй элемент ИЛИ с первым входом пятого элемента И и через элемент -задержки с вторым входом пятого элемента И, выход которого соединен с первым входом третье го элемента ИЛИ, второй, третий и четвертый входы которого соединены соответственно с шестым, пятым и четвертым входами блока фиксации временного рассогласования, а выход третьего элемента ИЛИ соединен с входом сброса второго триггера, выход которого соединен с первым входом шестого элемента И, второй вход которого соединен с третьим входом блока фиксации временного рассогласования, а выход соединен с выходом блока фиксации временного рассогласования и входом третьего триггера, выход которого соединен с входом элемента индикации.