SU1150578A1 - Устройство дл сравнени фаз - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ФАЗ, содержащее первый и второй сче ные триггеры, установочные входы ко торых объединены с входом установки нул  устройства, первый и второй формирователи, выходы которых соеди нены с входами двухвходового элемен та И, выходом соединенного с первым индикатором, а входы - с входами устройства, второй и третий индикат ры и инвертор, отличающее с   тем, что, с целью повышени  быстродействи , в него введены первый и второй элементы ИЛИ, выходами соединенные соответственно с вторым и третьим индикаторами, дополнительные первый, второй, третий и четвертьй четырехвходовые элементы И, выходы каждой пары из которых подключены к элементам ИЛИ, первые входы указанных четырехвходовых элементов И объединены и попарно соединены с выходами формирователей и со счетными входами обоих триггеров, вторые входы всех четырехвходовых элементов И попарно через инвертор подсоединены к выходу двухвходового элемента И, третьи и четвертые входы.первого и четвертого введенных элементов И соединены соответственно с единичным выходом первого счетного триггера и с нулевым выходом второго счетного триггера, третьи и четвертые входы второго и третьего четырехвходовых элементов И подключены соответственно к единичному выходу второго счетного триггера и нулевому выходу первого .

Description

Устройство относитс  к автоматике и измерительной техника и может быть использовано, например, в устройства регулировани  фазы и фазометрах. Известно устройство дл  сравнени  фаз а содержащее первый и второй формирователи , входами соединенные с входами устройства, а выходами подключенные соответственно к первым входам первого и второго триггеров, вторые входы которых соединены с вхо дами устройства, первый и второй эле менты И, выход последнего из которых соединен с первым индикатором, а вхо ды - с выходами триггеров, третьи входы которых соединены с выходом первого элемента И, два инвертора, а также второй и третий индикаторы, соединенные с выходами триггеров через инверторы щ , Недостаткам такого устройства  вл ютс  ограниченные область применени  и быстродействие, Наиболее бл11зким к изобретению  вл етс  устройство дл  сравнени  фаз, содержащее первый и второй счетные триггеры, входы которьпс сое .цинены с входами устройства, установочные входы которых объединены с входом установки нул  устройства, а выходы через два формировател  и непосредственно с входами соответствующих триггеров, третьи входы которых объединены и подключены к выходу первого элемента И, входами соединен кого с выходами формировател  ,,двухвходовьй элемент И, выходом соединен ный с-иервьм индикатором, а входаjiH с первым- выходами триггеров, вторые входы которых через инверторы соединены с вторым и третьим индикаторами 2 . Недостатком известного устройства  вл етс  ограниченное быстродействие которое обусловлено тем, что сравнение фаз опорного и измерительного сигнала происходит через два периода входных сигналов. Такое  вление может привести к ошибкам в определении момента совпадени  фаз или момента перехода фаз от отставани  к опережению , что особенно важно при сравнении фаз сигналов с несколько отличакщимис  частотами. Кроме того, неоднозначно определ етс  фиксаци  совпадени  фаз, заключанща с  в том, что до подачи сигналов устройство уже индицирует нулевой фазовый сдвиг что создает неудобства в работе. Цель изобретени  - повышение быстродействи  сравнени  фаз между опорным и исследуемым сигналами. Поставленна  цель достигаетс  тем, что в устройство дл  сравнени  фаз, содержащее первый и второй счетные триггеры, установочные входы которых объединены с входом установки нул  устройства, первый и второй формирователи, выходы которых соединены с первыми входами двухвходового элемента И, выходом соединенного с первым индикатором, а входы - с входами устройства, второй и третий индикатрры и инвертор, введены первый и второй элементы ИЛИ, выходами соединенные соответственно с вторьм и третьим индикаторами, дополнитель;ные первый, второй, третий и четвертьй четырехвходовые элементы Hj выходы каждой пары из которых подключены к элементам ИЛИ, первые входы указанных четырехвходоных элементов И объединены и попарно соединены с выходами формирователей и со счетными входами обоих триггеров, вторые входы всех четырехвходовьк элементов И попарно через инвертор подсоединены к выходу двухвходового элемента И, третьи и четвертые входы первоЕо и четвертого введенных элементов И соединены соответственно с единичным выходом первого счетного триггера и с кулевьв- выходом второго счетного триггера, третьи и четвертые входы второго и третьего четырехвходовых элементов И подключены соответственно к единичному выходу второго счетного триггера и нулевому выходу первого. За счет введени  четырехвходовьи элементов И и двух элементов ИЛИ обеспечиваетс  посто нноесравнение фазового положени  каждого пронормированного по длительности импульса опорной и счетной последовательности с индикацией соответствующего результата сравнени  в каждьЕЙ период сравнени . Таким алгоритмом контрол  исключаютс  пропуски за счет дискретизации (по двум периодам, как было в прототипе) сравнений, а следовательно , повышаетс  в два раза быстро действие. Кроме того, благодар  нормировке по длительности входных опорного и измерительного сигналов

формировател ми, а также новых св зей их выхода с элементом И обеспечиваетс  индикаци  момента совпадени  фаз только во врем  действи  сигналов,

На фиг.1 представлена электрическа  функциональна  схема устройства дл  сравнени  фаз; на фиг,2 - временные диаграммы работы устройства дл  случа  опережени  опорного сигнала (2,1) и отставани  (2,11),

Устройство дл  сравнени  фаз содержит первый и второй формирователи 1 и 2 сигнала калиброванной длительности , первьш и второй триггеры 3 и 4, четыре четьфехвходовых элементов И 5-8, двухвходовьш элемент И 9, инвертор 10, два элемента ИЛИ 11 и 12 и три индикатора - индикатор 13 (опережени  фазы), индикатор 14 (равенства фаз) и индикатор 15 (отставани  фазы), вход 16 опорного сигнала вход 17 измерительного сигнала и вход 18 установки нул , соединенный с установочными входами триггеров 3 и 4, В устройстве первые входы элементов И5и6, 7и8 объединены соответственно с выходами формирователей 2 и 1, счетными входами триггеров 4 и 3, первым и вторым входами элемента И 9, Вторые входы элементов И 5 и 6, 7 и 8 подключены через инвертор 10 к выходу элемента И 9 и входу индикатора 14, Третьи и четвертые входы элементов И 5 и 8 подключены соответственно к единичному выходу триггера 3 и нулевому выходу триггера 4. Третьи и четвертые входы элементов И 6 и 7 подключе ны соответственно к единичному выходу триггера 4 и нулево 1у выходу трйг гера 3, Выходы элементов И 5 и 6, 7 и 8 объединены соответственно через элементы ИЛИ 11, 12 с индикаторами 13, 15,

Формирователи 1 и 2 нормируют входной сигнал произвольной формы и длительности в импульсные сигналы посто нной длительности, определ ющей заданную погрешность сравнени  фаз, Индикатор обеспечивает согласование выходных сигналов с выходов элементов 9,11 и 12, необходимое их усиление дл  срабатывани  сигнального индикатора, например, лампочки накаливани . Остальные элементы схемы могут быть реализованы логическими микросхемами 133 или 155 серий.

На фиг,2 прин ты следуюище обозначени  сигналов: а и б - опорный и измерительный сигналы с выходов формирователей и 2, в и г - осциллограммы соответственно на единичном и нулевом выходах триггера 3; д и е осциллограммы соответственно на единичном и нулевом выходах триггера 4; ж, 3, к и л - осциллограммы на выходах элементов И 5, 6, 7 и 8 соответственно мин- осциллограммы напр жений на выходе элементов ИЛИ 1 и 12 соответственно,

KpoNffi того, сери  осциллограмм фиг,2,1 по сн ет работу устройства, когда опорный сигнал опережает измерительный , и фиг,2,II - наоборот, дл случа  отставани  опорного сигнала. Состо ние индикаторов 13 и 15 опережени  или отставани  фазы измен етс  на противоположное по величине интервала времени t, между опорным и измерительным импульсом. Если /2, то опорна  последовательность опережает измерительную и срабатывает индикатор 13 (фиг,2,1 а). Если же tpi , то опорна  последовательность фактически отстает от измерительной и при этом срабатывает индикатор 15 (фиг,2,II а).

Устройство работает следующ11м образом .

Рассмотрим случай, когда происходит опережение по фазе измерительноjro сигнала опорным (фиг, 2,1), В исходном состо нии счетные триггеры 3 и 4 установлены в состо ние, при котором на их пр мых выходах имеютс  низкие уровни напр жени , а на инверсных - высокие.

Входные сигналы А и Б поступают соответственно на входы формирователей 1 и 2, где преобразуютс  в нормированные по длительности импульсные последовательности (фиг,2 а, б), поступающие на счетные входы триггеров 3 и 4, По переднему фронту первого импульса (фиг,2 а) триггер 3 перебрасываетс , в результате чего на его пр мом выходе по вл етс  высокий потенциал (фиг,2 в), а на инверсном - низкий (фиг,2 г). Срабатывание каждого из четырех элементов И воз-i можно при одновременном наличии на своих входах высокого потенциала, что возможно при следующих комбинаци х: вьпсод элемента И 5 - б,в,еТ, выход элемента И 6 - б, е, выход элемента И 7 - а, д, г, выход элемента И 8 - а, в, е .

Так как последний вход каждого элемента И всегда, кроме случа  равенства фаз, находитс  под высоким потенциалом, то в комбинации а-г (фиг.2) он учитываетс  автоматически

В течение длительности первого импульса (фиг.2 а) реализуетс  только одно из четьфех условий совпадени  и на выходе элемента И 8 по вл етс  импульс (фиг.2 л), который через элемент ИЛИ 12 (фиг.2 м) поступает на индикатор 15, вызыва  его срабатывание (фиг.2 н). По «жокчанни первого импульса (фиг.2 а) услови  совпадени  элемента И 8 нарушаютс  и индикатор прекр.едает индикацию.

По поступлению первого импульса измерительной последовательности (фиг.2 б) на счетшдй вход триггера 4 последний перебрасываетс  и измен ет свое состо ние на противоположное (фиг.2 д, 2 е). При этом ни на одном из Meitjipex элементов ИЗ, 6, 7 и 8 условие совпадени  не выполн етс  (фиг.2 ж, з) и состо ние индикаторов 13, 14 и 15 остаетс  прежним

С приходом очередного (второго) импульса (фиг.2,а) триггер 3 перебрасываетс  в состо ние, предшествукнцее прихо|Ду первого ийпульса, по вл етс  разрезающа  комбинаци  дл  элемента И 7, управл юа(Ий импульс с выхода которого через элемент ШШ 12 (фиг.2 м) оп ть воздействует на и дикатор 15, подтвер да  факт опереже ки  фазы. С приходом второго импульса измерительной последовательности (фиг.2,б) триггер 4 перебрасываетс  в исходное состо ние (фиг.2 д,е), создаьа  при этом запрещенную комбинацию дл  элементов И 5, 6 (фиг.2 ж,з)

С приходом третьего опорного импульса (фиг.2 а) цикл работы повтор етс .

Таким образом, с каждым импульсом опорной последовательности происходит сравнение фазового соотношени  и индикаци  его результата на индикаторе 15, которьй работает с частотой 1/То„.

в другом случае, когда опорна  последовательность отстает от измерительной , работа устройства происходит аналогичным образом. Начало работы и частота переключений другого индикатора 13 в этом случае будут определ тьс  измерительной последовательностью (осциллограммы напр жений

в различных точках схемы фиг.2.II).

При равенстве фаз опорной и измерительной последовательности срабатьшает элемент И 9 и включаетс  индикатор равенства фаз 14. Одновременно инвертор 10 измен ет свое состо ние и запирает все элементы ИЗ, 6 , 7 и 8.

Таким образом, при произвольном изменении фазы устройство позвол ет производить сравнение ее в каждьй

период сигнала, обеспечива  при этом в два раза большее по сравнению с прототипом быстродействие.

Технические преимущества данного изобретени  состо т в повышении быстроты сравнени  фаз, особенно при изменени х фазы измер емого сигнала. Кроме того, повьшаетс  достоверность полученного результата и устран етс  неоднозначность показаний нулевого фазового сдвига в начальный момент

измерени .

Claims (1)

1. УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ФАЗ, содержащее первый и второй счетные триггеры, установочные входы которых объединены с входом установки нуля устройства, первый и второй формирователи, выходы которых соединены с входами двухвходового элемента И, выходом соединенного с первым индикатором, а входы - с входами устройства, второй и третий индикаторы и инвертор, отличающеёс я тем, что, с целью повышения ίбыстродействия, в него введены первый и второй элементы ИЛИ, выходами соединенные соответственно с вторым и третьим индикаторами, дополнительные первый, второй, третий и четвертый четырехвходовые элементы И, выходы каждой пары из которых подключены к элементам ИЛИ, первые входы указанных четырехвходовых элементов И объединены и попарно соединены с выходами формирователей и со счетными входами обоих триггеров, вторые входы всех четырехвходовых элементов И попарно через инвертор подсоединены к выходу двухвходового элемента И, третьи и четвертые входы.первого и четвертого введенных элементов И соединены соответственно с единичным выходом первого счетного триггера и с нулевым выходом второго^- счетного триггера, третьи и четвертые входы второго и третьего четырехвходовых элементов И подключены соответственно к единичному выходу второго счетного триггера и нулевому выходу первого.