SU1159033A1 - Устройство дл вычислени скольз щего среднего - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СКОЛЬЗЯЩЕГО СРЕДНЕГО, содержащее генератор тактовых импульсов, первый и второй регистры, триггер, коммут тор, сумматор, первый информационный вход коммутатора подк.тшчен к информационному входу устройства, выход коммутатора соединен с первым входом сумматора, второй вход которого подключен к выходу первого регистра, выход сумматора соединен с информационным входом первого регистра, выход триггера подключен к управл ющему входу коммутатора, тактовый вход триггера объединен с входом синхронизации первого регистра и соединен с выходом генератора тактовых импульсов , отличающеес  тем, что, с целью повышени  точности, в него введены счетчик, .блок пам ти, элемент НЕ, информационный вход второго регистра подключен к выходу первого регистра, счетный вход счетчика , вход синхронизации блока пам ти , вход синхронизации второго регистра объединены и соединены с выходом триггера, выход переполнени  счетчика подключен к его входу сброса , информационный выход счетчика соединен с адресным входом блока па (Л м ти, информационный вход которого подключен к входу устройства выход блока пам ти соединен через элемент НЕ с вторым информационным входом коммутатора, выход второго регистра  вл етс  выходом устройства.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  определени  скольз щего. среднего в устройствах обработки -. цифровой информации, в цифровых измерительных приборах и других устройствах .

Цель изобретени  - повьшение точности устройства.

На чертеже приведена функциональна  схема предлагаемого устройства.

Устройство содержит генератор t тактовых импульсов, триггер 2, 1с,-разр дный счетчик 3 у которого выход переполнени  подключен к его входу сброса, h -разр дный блок 4 пам ти ((объем N), И-разр дный элемент НЕ 5, И-разр днь1й коммутатор 6, (m-k)-разр дный сумматор 7, (n+k)-разр дный первьй регистр 8 и (п-1-1)-разр дный второй регистр.9.

Устройство работает следуюпщм образом .

Каждый f-и такт работы устройства состоит из полутактов, определ емых двум  соседними импульсами (нечетным и четным) генератора 1 тактовых импульсов . В первом полутакте нечетный импульс генератора 1 тактовых импульсов воздействует на триггер 2 и изме-.

н ет состо ние его выхода с логического О на логическую 1, котора  поступает на счетт.1й вход счетчика 3 адреса, увеличива  выходное значение адреса на 1. При блок 4 пам ти переводитс  в режим считывани  входного кода по адресу, выработанному счетчиком 3 адреса.

Во втором полутакте четный импульс генератора 1 тактовых готульсов возвращает триггер 2 в исходное состо ние . При этом блок 4 пам ти переводитс  в режим записи входного кода, поступающего на вход устройства по адресу, ранее выработанному счетчиком 3 адреса в первом полутакте.

В устройстве считывание (запись входных кодов) в блоке 4 пам ти происходит в пор дке увеличени  значени  адресов  чеек пам ти. Тогда по запол-и нению N-й  чейки пам ти на выходе

счетчика 3 адреса вырабатываетс  сигнал переполнени , который автоматически сбрасывает счетчик 3 адреса в О и процесс формировани  адресов , повтор етс  сначала. Поэтому в каждый текущий 1-й момент времени (такт) устройства в счетчике 3 адреса вьфабатьгеаетс  адрес  чейки блока 4 пам ти, в которой был записан входной код в (1-К)-й момент времени, Поэтому в первом полутакте считанное из блока 4 пам ти по заданнопу адресу значение входного кода Xf(i-N),Tj инвертируетс  на элементе НЕ 5 и чере коммутатор 6 поступает на вход сумматора 7 и .суммируетс  в нем с кодом Yt(i-t),T первого регистра 8. Полученное на выходе сумматора 7 значение кода суммы Y (i-1) ,Tj -X (i-N) ,Т записываетс  в регистр 8. Во втором полутакте текущее значение входного кода X(i,T) с входа: устройства поступает в режиме записи на блок 4 пам ти по тому же адресу на место входного кода x(i-N),T и одновременно через коммутатор 6, который переключилс  на другой вход, поступает на вход сумматора 7, где суммируетс  со значением кода регистра 8, полученного в первом полутакте. Значение результирующего кода

Y (i-1,(i-N),Tj|-vXd,)

вновь записываетс  в регистр 8 и по управл ющему импульсу, формируемому триггером 2, переписываетс  в регистр 9. Выход регистра 9  вл етс  выходом устройства, с п старших раз .р дов которого снимаетс  текущее значение скольз щего среднего.

Если регистр 8 управл етс  от им-г пульсов, вырабатываемых на выходе генератора 1 тактовых импульсов, т.е. запись в него производитс  в каждом полутакте. То регистр 9 управл етс  выходным сигналом триггера 2, который восстанавливает свое состо ние через полутакт, т.е. значение кода в регистре 9 измен етс  только в конце каждого i-ro такта работы устройства.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СКОЛЬЗЯЩЕГО СРЕДНЕГО, содержащее генератор тактовых импульсов, первый и второй регистры, триггер, коммутатор , сумматор, первый информационный вход коммутатора подключен к информационному входу устройства, выход коммутатора соединен с первым входом сумматора, второй вход, которого подключен к выходу первого регистра, выход сумматора соединен с информационным входом первого регистра,^выход триггера подключен к управляющему входу коммутатора, тактовый вход триггера объединен с входом синхронизации первого регистра и соединен с выходом генератора тактовых им пульсов, отличающееся тем, что, с целью повышения точности, в него введены счетчик, .блок памяти, элемент НЕ, информационный вход второго регистра подключен к выходу первого регистра, счетный вход счетчика, вход синхронизации блока памяти, вход синхронизации второго регистра объединены и соединены е выходом триггера, выход переполнения счетчика подключен к его входу сброса, информационный выход счетчика 3 соединен с адресным входом блока памяти, информационный вход которого подключен к входу устройства^ выход блока памяти соединен через элемент НЕ с вторым информационным входом коммутатора, выход второго регистра является выходом устройства.