SU1160603A1

SU1160603A1 - Устройство регистрации пол рных сигналов

Info

Publication number: SU1160603A1
Application number: SU833681042A
Authority: SU
Inventors: Михаил Александрович Жарков; Владимир Олегович Сергеев
Original assignee: Предприятие П/Я Р-6609
Priority date: 1983-12-27
Filing date: 1983-12-27
Publication date: 1985-06-07

Abstract

УСТРОЙСТВО РЕГИСТРАЦИИ ПОЛЯРНЫХ СИГНАЛОВ, содержащее последовательно соединенные накопитель и пороговый элемент, отличающеес тем, что, с целью расширени диапазона регистрируемых сигналов, в него введены триггер, первый и второй инверторы, первый и второй элементы И-НЕ, первый и второй элементы И и элемент ИЛИ, а накопитель выполнен в виде реверсивного счетчика , причем пороговый элемент выполнен в виде блока посто нной пам ти, при этом первые входы первого и второго элементов И объединены и вл ютс тактовым входом устройства, информационным входом которого вл ютс объединенные информационный вход триггера, .второй вход первого элемента И и вход первого инвертора , выход которого соединен с вторым входом второго элемента И, выходы первого и второго элементов И соединены соответственно с суммирующим и вычитающим входами накопител , вход «Сброс которого соединен с объединенными счетным входом триггера и выходом элемента ИЛИ, входы которого соединены с первым и вторым выходами порогового элемента , третий выход которого соединен с объединенными первыми входами первого и втоS рого элементов И-НЕ, выходы которых (Л соединены с третьими входами соответственно первого и второго элементов И, выход триггера соединен с вторым входом первого элемента И-НЕ и через второй инвертор - с вторым входом второго элемента И-НЕ. S 05 О О5 о со

Description

Изобретение относитс к электросв зи и может быть использовано в автоматических телефонных станци х дл организации междугородной св зи.

Известно устройство регистрации пол рных сигналов, содержащее последовательно соединенные накопитель и пороговый элемент 1.

Недостатком устройства вл етс узкий диапазон регистрируемых сигналов, обусловленный фиксированным объемом накопител .

Наиболее близким к предлагаемому вл етс устройство регистрации пол рных сигналов, содержащее последовательно соединенные накопитель и пороговый элемент 2.

Недостатком известного устройства вл етс узкий диапазон регистрируемых сигналов.

Цель изобретени - расщирение диапазона регистрируемых сигналов.

Дл достижени поставленной цели в устройство регистрации пол рных сигналов, содержащее последовательно соединенный накопитель и пороговый элемент, введены триггер, первый и второй инверторы, первый и второй элементы И - НЕ, первый и второй элементы И и элемент ИЛИ, а накопитель выполнен в виде реверсивных счетчика, причем пороговый элемент выполнен в виде блока посто нной пам ти, при этом первые входы первого и второго элементов И объединены и вл ютс тактовым входом устройства, информационным входом которого вл ютс объединенные информационный вход триггера , второй вход первого эле.мента И и вход первого инвертора, выход которого соединен с вторым входом второго элемента И, выходы первого и второго элементов И соединены соответственно с суммирующим и вычитающим входами накопител , вход «Сброс которого соединен с объединенными счетным входом триггера и выходом элемента ИЛИ, входо.м которого соединены с первым и вторым выходами порогового элемента, третий выход которого соединен с объединенными первыми входами первого и второго элементов И-НЕ, выходы которых соединены с третьими входами соответственно первого и второго элементов И, выход триггера соединен с вторым входом первого элемента И-НЕ и через второй инвертор - с вторым входом второго элемента И-НЕ.

На чертеже приведена структурна электрическа схема устройства регистрации пол рных сигналов.

Устройство регистрации пол рных сигналов содержит накопитель 1, пороговый элемент 2, триггер 3, первый и второй инверторы 4 и 5, первый и второй элементы

И-НЕ 6 и 7, первый и второй элементы И 8 и 9 и элемент ИЛИ 10.

Устройство регистрации пол рных сигналов работает следующим образом. На тактовый вход поступают тактовые импульсы с частотой, обеспечивающей заданную точность регистрации. На информационный вход устройства поступает входной сигнал и в исходном состо нии накопитель 1 находитс в нулевом состо нии , пол рность выходного сигнала совпадает с пол рностью входного. Нулевое состо ние накопител 1 поступает на вход порогового элемента 2, в результате чего на его третьем выходе имеетс выходной сигнал («1), который обеспечиваетс соответствующим программированием в пороговом элементе 2 чейки с «нулевым адресом . Этот выходной сигнал «разрещает пр01 лючить значение выходной пол рности с выхода триггера 3 через первый элемент И-НЕ 6 или второй элемент И-НЕ 7 на соответственно первый и второй элементы И 8 и 9 запреща совпадение сигналов на входах одной из них. При входной пол рности, соответствующей логической «1 выходной

5 пол рностью, ей соответствующей, заперт первый элемент И 8 при входной пол рности «О и выходной пол рностью, ей соответствующей , заперт второй элемент И 9. Тем самым, если пол рность на информационном входе не мен етс и на выходе пол рность соответствует входной, на входы накопител 1 не поступают импульсы с тактового входа и он продолжает находитьс в нулевом состо нии. Изменение пол рности на информационном входе

разрещит проключение через соответствующий первый и второй элементы И 8 и 9 на накопитель 1, пороговый элемент 2 перейдет в состо ние, отличное от нулевого и с его третьего выхода снимаетс сигнал, разрешающий выходному потенциалу, поступающему с выхода триггера 3, управл ть работой первого и второго элементов И 8 и 9. Накопитель 1 под действием тактовых импульсов, поступающих в соответствии с изменением пол рности, на информационном входе по входу сложени или вычитании начнет и интегральный подсчет длительности преобладающей пол рности, накаплива значени времени, соответствующие поступлению пол рности сигнала, и вычита значение времени, соответствующее ее изменению.

Нри достижении значени счетчика, соответствующего заданному значению длительности интегрировани (времени распознавани прихода пол рности), на вход порогового элемента 2 поступает это значение, затем на соответственном выходе порогового элемента 2 по вл етс сигнал.

, 1160603.

34

который через элемент ИЛИ 10 поступаетдущим описанием придет в исходное сосна вход сброса накопител 1, вызвав егото ние.

сброс в «О, и на вход записи триггера 3.Использование изобретени позвол ет

Таким образом, пол рность, поступивша расширить диапазон регистрируемых сигна информационный вход, запишетс в налов и повысить устойчивость устройства

триггер 3 и схема в соответствии с преды-регистрации к импульсным помехай.

Claims

УСТРОЙСТВО РЕГИСТРАЦИИ ПОЛЯРНЫХ СИГНАЛОВ, содержащее последовательно соединенные накопитель и пороговый элемент, отличающееся тем, что, с целью расширения диапазона регистрируемых сигналов, в него введены триггер, первый и второй инверторы, первый и второй элементы И—НЕ, первый и второй элементы И и элемент ИЛИ, а накопитель выполнен в виде реверсивного счетчика, причем пороговый элемент выполнен в виде блока постоянной памяти, при этом первые входы первого и второго элементов И объединены и являются тактовым входом устройства, информационным входом которого являются объединенные информационный вход триггера, .второй вход первого элемента И и вход первого инвертора, выход которого соединен с вторым входом второго элемента И, выходы первого и второго элементов И соединены соответственно с суммирующим и вычитающим входами накопителя, вход «Сброс» которого соединен с объединенными счетным входом триггера и выходом элемента ИЛИ, входы которого соединены с первым и вторым выходами порогового элемента, третий выход которого соединен с объединенными первыми входами первого и второго элементов И—НЕ, выходы которых соединены с третьими входами соответственно первого и второго элементов И, выход триггера соединен с вторым входом первого элемента И—НЕ и через второй инвертор — с вторым входом второго элемента И—НЕ.