SU1168940A1 - Микропрограммное устройство управлени - Google Patents

Abstract

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее генератор тактовых импульсов, распределитель импульсов, регистр микрокоманд, блок пам ти микрокоманд и счетчик адреса, причем группа выходов кода микроопераций регистра микрокоманд  вл етс  группой выходов устройства, группа информационных входов регистра микрокоманд соединена с группой выходов кода операций блока пам ти микрокоманд, вход записи регистра микрокоманд соединен с первым выходом распределител  импульсов, вход которого соединен с выходом генератора тактовых импульсов , отличающеес  тем, что, с целью сокращени  оборудовани , оно содержит блок пам ти адресов, сумматор, регистр адреса и элемент И, причем второй выход распределител  импульсов соединен с первым входом элемента И и с входами записи регистра адреса и блока пам ти адресов, вход чтени  которого соединен с первым выходом распределител  импульсов, выход признака режима регистра микрокоманд соединен с вторым входом элемента И, выход которого соединен со счетным входом счетчика адреса , группа информационных входов которого соединена с группой выходов кода ветвлени  микропрограмм блока пам ти микрокоманд , выход признака ветвлени  которого соединен с входом записи счетчика адреса, группа информационных вы-ходов которого соединена с группой адресных входов блока (О пам ти адресов, группа информационных (Л входов которого соединена с группой выходов сумматора, перва  группа входов которого соединена с группой выходов кода модификации адреса блока пам ти микрокоманд , группа адресных входов которого соединена с второй группой входов сумматора и с группой выходов регистра адреса, группа информационных входов которого соедиО5 нена с группой выходов блока пам ти ад00 ресов. г 4

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в качестве устройства синхронизации и управлени  в многоканальных вычислительных системах.

Цель изобретени  - сокращение объема оборудовани .

На фиг. 1 изображена функциональна  схема устройства; на фиг. 2 - временна  диаграмма , по сн юща  его работу.

Устройство (фиг. 1) содержит генератор 1 тактовых импульсов, распределитель 2 импульсов, счетчик 3 адреса, элемент И 4, блок 5 пам ти адресов, сумматор 6, регистр 7 адреса, блок 8 пам ти микрокоманд, регистр 9 микро:;оманд и группу выходов 10.

Генератор 1 тактовых импульсов предназначен дл  формировани  опорной частоты импульсов, определ ющих темп работы устройства, распределитель 2 необходим дл  формировани  рабочей сетки управл ющих синхроимпульсов, счетчик 3 адреса предназначен дл  формировани  адреса блока 5 пам ти адресов, содержащих физические адреса микропрограммных слов, элемент И 4 необходим дл  коммутации счетных импульсов, подаваемых на счетчик 3 адреса, фактически элемент И 4, управл емый от микропрограммы, задает режим работы устройства, блок 5 пам ти адресов предназначен дл  хранени  начальных и промежуточных физических адресов микрокомандных слоев, сумматор 6 формирует (модифицирует) физические адреса микрокомандных сообщений в зависимости от кода инкремента, программируемого пользователем в блоке 8 пам ти микрокоманд, регистр адреса обеспечивает хранение физических адресов микропрограммных сообщений на цикл работы устройства, блок 8 пам ти микрокоманд служит дл  хранени  микропрограмм, управл ющих микрокоманд и кодов инкремента, регистр 9 обеспечивает хранение микрокоманд на цикл работы устройства, выходы 10 устройства обеспечивают вывод микрокоманд на соответствующие канальные терминалы.

Устройство работает следующим образом .

Микропрограммное устройство управлени  работает в одном из трех режимов: последовательного, параллельного и параллельно-последовательного формировани  микропрограмм.

Соответствующий режим работы устройства управлени  задаетс  пользователем устройства путем соответствующего программировани  блока 8 пам ти микропрограмм

Последовательное формирование микропрограмм - режим, когда микропрограммы дл  соответствующего канала формируютс  одна за другой, т.е. сначала формируетс  р д микрокомандных слов, составл ющих

микропрограмму дл  первотго каначпа, затем дл  второго и т.д.

Номер канала, дл  которого формируетс  микропрограмма, указываетс  старщими разр дами счетчика 3 адреса (младщие k разр дов служат дл  адресации микропроrpaMMHlf ix слов).

Режим параллельного формировани  микропрограмм - режим, при которых микропрограммы формируютс  дл  всех каналов параллельно, т.е. формируетс  первое микрокомандное слово дл  первого, второго и т.д. каналов, затем второе микрокомандное слово дл  первого, второго и т.д. каналов. Номер канала в этом режиме указываетс  младщими разр дами счетчика 3 адреса (старщие п-k разр дов указывают номер микрокомандного слова).

В параллельно-последовательном режиме одна за другой формируютс  микрокоманды дл  соответствующих каналов, однако этот

0 процесс может быть прерван дл  формировани  полной (или ее части) микропрограммы дл  i-ro канала.

Устройство микропрограммного управлени  имеет два вида адресации. Первое

5 обеспечивает адресацию каналов или микрокоманд (в зависимости от режима) и осуществл етс  через счетчик 3 адресов.

Второй вид адресации обеспечивает выборку (считывание, формирование) микрокомандных слов, т.е. адресует блок 8 пам ти микрокоманд. Этот вид адресации реализуетс  путем выборки физического адреса из блока 5, его модификацией через сумматор 6 кодом инкремента, формируемым на выходе блока 8 пам ти микрокоманд. Соответствующий режим работы устройства во многом зависит от режима работы адресного счетчика 3, поскольку он определ ет физический адрес микропрограммных слов, пор док и темп их формировани . Например , если счетчик 3 адреса каждый цикл

0 измен ет свое состо ние естественным пор дком (т.е. каждое предыдущее состо ние на каждом цикле отличаетс  от следующего на единицы), то микропрограмма распредел етс  по каналам линейно, т.е. каждому каналу (номер которого также адресуетс  счетчиком 3) соответствует свое микропрограммное слово. Если же счетчик 3 не измен ет свое состо ние, то все это врем  микрокомандные слова, формируемые с заданным темпом, предназначены дл  канала, номер

Q которого зафиксирован на счетчике 3.

Тактирование и синхронизаци  работы всех узлов устройства производитс  генератором 1 тактовых импульсов и распределителем 2, которые формируют цикл работы устройства , состо щий из двух тактовых им5 пульсов (фиг. 2) СИ1 и СИ2.

На фиг. 2 представлен один из возможных вариантов реализации временной диаграммы устройства, где: Т - период тактовых импульсов, формируемых генератором 1; Тц - врем  цикла (длительность цикла); Тв - врем  выборки информации из блока 8 пам ти микрокоманд; Тм - врем  удержани  одной микрокоманды на регистре 9 при условии ее неповтор емости в следующем (или предыдущем) микрокомандном слове; Тсч - цикл считывани  полного адреса из блока 5 пам ти адресов и формирование модифицированного адреса микрокомандного слова; Тзп - врем  записи блока 5 пам ти адресов модифицированного адреса.

По переднему фронту первого (СИ1) синхроимпульса производитс  запись i-ro микропрограммного слова (его части Qi и Xj) в регистр 9, при этом микропрограммное слово подаетс  на информационные входы регистра и синхроимпульс на вход записи, регистр работает по типу «защелки.

По переднему фронту второго (СИ2) импульса производитс  запись адресного кода , выбираемого из соответствующей  чейки блока 5 пам ти адресов в регистр 7 адреса , запись производитс  аналогичным образом (как и в регистр 9). За врем  действи  второго тактового импульса производитс  модификаци  адреса дл  очередного (следующего за i-м) микропрограммного слова. С этой целью код адреса, зафиксированный в регистре адреса, подаетс  на группу входов Б сумматора 6, а на входы А сумматора б подаетс  код инкремента Qz,образованна  сумма фиксируетс  в  чейке блока 5 пам ти, по адресу с которого был считан текущий код адреса микропрограммы , зафиксированный в регистре 7 адреса.

По заднему фронту СИ2 измен етс  (увеличиваетс ) состо ние счетчика 3 адреса, если по разр ду Хг буферного регистра равен единице, т.е. производитс  разрещение элемента И 4.

В следующем цикле описанна  работа устройства повтор етс .

Формат микропрограммных слоев может быть представлен в виде следующих составных частей: Qi - группа разр дов (пол ) дл  кодировани  микрокоманд (); Qz - группа разр дов (пол )дл  кодировани  кода инкремента (модификатора адреса ) или номера канала; Хд - бит, обеспечивающий запись адресного кода в счетчик 3 адреса; Хг - бит, обеспечивающий управление элементом И 4, т.е. задающий режим работы устройства; Q5 - группа разр дов , обеспечивающих ветвление микропрограмм и приоритетность обработки каналов .

Блок 5 пам ти адресов представл ет со бой матрицу оперативного ЗУ, объем которой определ етс  формулой N-m,

где N - количество каналов, обслуживаемых

устройством;

m - суммарное количество микрокомандных слов по все.м каналам, требую5щим адресации.

Условием работы устройства  вл ютс  соотношени :

(Tc4+trj;

Т}п Тв,

где tj-вре.м  сквозного переноса в сумма0 торе 6;

Tjn TB .

Дл  больщой детализации работы устройства микропрограммного управлени  рассмотрим каждый режим в отдельности.

5 В режиме последовательного формировани  микропрограмм на счетчике 3 адреса фиксируетс  номер канала, дл  которого эта микропрогра.мма формируетс .

Дл  простоты описани  примем исходное состо ние всех запоминающих элемен0 тов (счетчика 3 адреса, блока 5 пам ти, регистра 7 адреса, регистра 9) равным нулю, а распределител  таким, чтобы он на перво.м выходе сформировал первый (СИ1) тактовый импульс.

5 Рассмотрим формирование микропрограмм дл  двух каналов, кажда  (микропрограмма ) из которых состоит из восьми микропрограммных слов, причем перва  микропрограмма формирует синусоидальный сигнал дл  нулевого канала, а втора  -

0 пилообразный сигнал дл  первого канала. Текст микропрограммы дл  этого случа  представлен в табл. 1.

Как видно из табл. 1 в первом и последующих циклах (до 12) код инкремента равен 01 (восьмичный). Таким образом, начина  с нулевого значени  адреса микропрограммных слов, в нулевой  чейке блока 5 пам ти интегрируетс  код адреса блока 8 пам ти микрокоманд с дискретностью 01 дл  того, чтобы вернуть эту микропрограмму на нулевой адрес в двенадцатом цикле, к текущему адресу (138) прибавлен код инкремента (64g) и единица к младшему разр ду сумматора 6

001011

+ 138 4-110100 + 64

S

1

1

ОО 

1000000

т.е. в двенадцатом цикле в нулевую  чейку блока 5 пам ти заноситс  нулевой код адреса , и при возврате к нулевому каналу (содержимое счетчика 3 адреса равно «О) из нулевой  чейки блока 5 пам ти выбираетс  нулевой код, значит процессы в первом, втором и т.д., циклах повтор ютс .

В двенадцатом цикле происходит суммирование единицы к содержимому счетчика 3 адреса (так как 1 и элемент И 4

разрешен). Следовательно, в 13-м цикле выбираетс  из блока 5 пам ти  чейка с номером 01 и начинаетс  формирование микропрограммы дл  первого канала. Так как микропрограмма дл  первого канала зан ла 12  чеек блока 8 пам ти, то с учетом возможного резерва в первую  чейку блока 5 пам ти вноситс  код (например) .14, значит, с учетом естественного хода программы (при котором код инкремента равен Olg) за п тнадцать тактов в первой  чейке блока 5 пам ти интегрируетс  код 17g, а в шестнадцатом цикле, чтобы микропрограмму дл  второго канала вернуть в исходное состо ние , код инкремента программируетс  равным 74g, тогда при суммировании текуш,его кода и кода инкремента (с учетом наличи  «1 дл  младшего разр да входа Б сумматора ) на сумматоре образуетс 

001 111 178 +111 101 748

001 100 14

т.е. в шестнадцатом цикле в первую  чейку блока 5 пам ти занесен код 148, такой же как в начале работы.

Поскольку исходной предпосылкой было рассматривать работу устройства только в расчете на два канала, то коэффициент делени  счетчика 3 адреса должен быть равным 2 (в общем случае он должен быть равным т, где m - количество каналов, обслуживаемых устройством). При добавлении «1 в шестнадцатом такте к содержимому счетчика 3 адреса получим ООд, что обеспечит выборку содержимого нулевого адреса блока 5 пам ти, следовательно, процесс формировани  с первого цикла повторитс .

В 1-16 циклах формируетс  значение кода микроопераций (представлены в графе 2 табл. 1).

Дл  нагл дной демонстрации режима параллельного формировани  микропрограмм перепишем табл. 1 в соответствующем виде в табл. 2.

Начина  как и в прежнем режиме работу с .нулевого адреса, устройство микропрограммного управлени  в первом цикле формирует значение кода микроопераций (графа 2 табл. 2) дл  нулевого канала (графа 7), при этом код инкремента равен 01, а адрес следующего микропрограммного слова, образуемый в этом цикле на сумматоре 6, равен 01.

В этом же цикле в счетчик 3 адреса добавл етс  «1, значит информаци , формируема  устройством на следующем цикле, предназначаетс  дл  первого канала, а адрес микрокомандного слова формируетс  с содержимым первой  чейки блока 5 пам ти (задаетс  содержимым счетчика 3 адреса, равным в этом цикле 01), тогда адрес следующего микропрограммного слова, формируемый в этом цикле и фиксируемый в первой  чейке блока 5 пам ти равен 15g. Он складываетс  из начального значени  адреса, зафиксированного в блоке 5 пам ти, дл  первого канала (прин ли равным 14j) и кода инкремента Dig. В этом же цикле содержимое счетчика адреса измен етс  на OOg, следовательно, в следующем (3-м) цикле адрес микрокомандного слова выполн етс  по содержимому нулевой  чейки блока 5 пам ти, но там на первом цикле зафиксировал адрес 01.

Таким образом, цикличность формировани  адресов, микроопераций и номеров каналов повтор етс . Однако следует обратить внимание на пор док формировани  конечного адреса микропрограммы, обеспечивающего ветвлени  микропрограммы на нулевой адрес.

С этой целью значение инкремента выбираетс  таким, чтобы текущее значение адреса микропрограммы и код инкремента образовали начальный адрес соответствующей микропрограммы.

Например, в 8, 16 и 24 циклах к текущему значению адреса микрооперации, равному 7g, суммируетс  код инкремента 74, образуема  сумма 14 g отображает начальный адрес микропрограммы по первому каналу

001 111 17g 111 010 748

il.

001 010 14

о

а дл  нулевого канала

001 011 138 ПО 100 648

1 U

000 000 OOg

Параллельно-последовательный режим выполн етс  аналогично описанному с той разницей, что чередование микрокоманд, выполн емых устройством может быть смешанным , т.е. на выполнение одной микрокоманды дл  i-ro канала в формируемой программе может программироватьс  несколько микрокоманд дл  k-ro канала.

Кроме указанных отличий, следует отметить также возможность приоритетного ветвлени  микропрограмм, обеспечиваемого за счет группы разр дов Q и Xj, программируемых пользователем в накопителе микропрограмм блока 8.

Приоритетность формировани  микрокоманд дл  соответствующих каналов производитс  следующим образом.

Допустим, выполн етс  естественный ход поканальной адресации, т.е. счетчик 3 адреса работает в естественном пор дке, суммиру  «1 к предыдущему значению адреса. Этот процесс можно прервать, если в разр дах QJ, установить адрес канала, которому

отдаетс  приоритет. Например, формируетс  микрокоманда дл  второго канала (всего каиалов 10) следующий в естественном пор дке следовани  должен быть третий канал , дл  которого должно формироватьс  микрокомандное слово, однако в микрокомандном слове пользователь может запрограммировать (в разр дах Qj) адресный код lOg и микрокоманду Xj, с помощью которой этот код вписываетс  в счетчик 3 адреса .

Следовательно, с второго канала устройство сразу начнет выполн ть формирование микрокомандного слова дл  lOg-ro канала, в дес том канале может быть установлен адрес i-ro канала и т.д. Такой режим адресации называетс  с назначаемым (об зательным ) приоритетом.

Если же от момента назначенного адреса продолжаетс  естественный пор док адресации остальных каналов, то такой режим адресации называетс  с относительным приоритетом (относительно названного адреса).

Таким образом, предложенное устройство позвол ет сформировать микропрограммы дл  п-каналов, причем дл  каждого из каналов микропрограмма формируетс  индивидуально , режим работы устройства (параллельного , параллельно-последовательного или последовательного формировани  микропрограмм ) выбираетс  пользователем и реализуетс  путем построени  микропрограмм в накопителе микропрограмм блока 8.

Таблица 1

Дл  нулевого канала

Микропрограмма дл  нулевого канала

Микропрограмма дл  первого канала

Таблица 2

.2

Claims (1)

1. МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее генератор тактовых импульсов, распределитель импульсов, регистр микрокоманд, блок памяти микрокоманд и счетчик адреса, причем группа выходов кода микроопераций регистра микрокоманд является группой выходов устройства, группа информационных входов регистра микрокоманд соединена с группой выходов кода операций блока памяти микрокоманд, вход записи регистра микрокоманд соединен с первым выходом распределителя импульсов, вход которого соединен с выходом генератора тактовых импульсов, отличающееся тем, что, с целью сокращения оборудования, оно содержит блок памяти адресов, сумматор, регистр адреса и элемент И, причем второй выход распределителя импульсов соединен с первым входом элемента И и с входами записи регистра адреса и блока памяти адресов, вход чтения которого соединен с первым выходом распределителя импульсов, выход признака режима регистра микрокоманд соединен с вторым входом элемента И, выход которого соединен со счетным входом счетчика адреса, группа информационных входов которого соединена с группой выходов кода ветвления микропрограмм блока памяти микрокоманд, выход признака ветвления которого соединен с входом записи счетчика адреса, группа информационных выходов которого соединена с группой адресных входов блока <3 памяти адресов, группа информационных входов которого соединена с группой выходов сумматора, первая группа входов которого соединена с группой выходов кода модификации адреса блока памяти микрокоманд, группа адресных входов которого соединена с второй группой входов сумматора и с группой выходов регистра адреса, группа информационных входов которого соединена с группой выходов блока памяти адресов.

   SU ,.,.1168940