SU1177816A1 - Устройство дл имитации неисправностей ЭВМ - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ИМИТАЦИИ НЕИСПРАВНОСТЕЙ ЭВМ, содержащее три регистра, триггер, два блока сравнени , счетчик тактов, элемент И и формирователь импульсов, выход которого  вл етс  выходом устройства информационный вход первого регистра  вл етс  входом адреса и команд устройства, счетный вход счетчика  вл етс  тактовым входом устройства, выходы первого и второго регистров соединены соответственно с первым и вторым информационны-.ми входами первого блока сравнени , выход которого соединен с единичным входом первого триггера, выход которого соединен с управл ющим входом счетчика- первый и второй информационные входы второго блока сравнени  соединены с выходами счет з7;; чика и третьего регистра соответст- венно, отличающеес  тем, что, с целью расширени  функциональных возможностей путем обеспечени  изменени  времени действи  сигнала, имитирун цего неисправность, в него введены второй триггер, третий блок сравнени , четвертый регистр и элемент задержки, причем синхровход первого регистра соединен с входом разрешени  сравнени : первогоблока сравнени  и  вл етс  управл ющим входом устройства, выход четвертого регистра соединен с первым информационным входом третьего блока сравнени , управл ющий вход и второй (Л 1 информационный вход которого подключены к выходам элемента И и счетс чика тактов соответственно, первый вход элемента И св зан с управл юйщм входом второго блока сравнени  и счетным входом счетчика тактов, выход второго блока сравнени  соединен с единичным входом второго триггера и через элемент задержки vl с входом сброса счетчика тактов выход третьего блока сравнени  соэо единен с нулевыми входами первого .и второго триггеров, выход второго триггера св зан с входом формировател  импульсови вторым входом элемента И.

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано в системах диагностировани .

Целью изобретени   вл етс  расширение функциональных возможностей устройства путем обеспечени  изменени  времени действи  сигнала, имитирующего неисправность.

На чертеже показана структурна  схема предложенного устройства.

Устройство содержит вход 1 адреса команд ЭВМ, тактовый вход 2, вход 3 управл ющих сигналов, регистры

( 4 Ъ сравнени , триггеры 6. и 62, счетчик 7 тактов, формирователь 8 импульсов, элемент 9 задержки и элемент И 10. Выход формировател  8 импульсов  вл етс  выходом 11 устройства.

Устройство работает следующим образом .

При подготовке устройства к работе вход регистра подключаетс  к цеп м передачи адреса команд ЭВМ. Счетчик тактов подключаетс  (iro входу 2) к генератору тактовой частоты ЭВМ. Третий вход устройства подключаетс  к шине управл ющих сигналов, приход которых вызывает изменение кода на входе 1. Выход 11 подключаетс  к той точке схемы, в которой необходимо

8162

имитировать неисправность. В исходном состо нии первый регистр, и счетчик наход тс  в .состо нии 0...0, первый и второй триггеры - в состо НИИ О. В регистр 4 заноситс  код команды, в регистр 4„ - код номера такта, в регистр 4 - код длительности неисправности. Цепи установки не показаны. При вьшолнении программы

в определенный момент времени в первый регистр заноситс  код, аналогичный коду в регистре 4, на выходе блока 5 сравнени  по вл етс  сигнал, устанавливающий триггер 6 в 1.

Счетчик 7 начинает считать тактовые импульсы. Как только содержимое счетчика 7 окажетс  равным коду в регистре 4, на выходе блока 5 сравнени  по вл етс  сигнал, устанавливающий в 1 второй триггер и сбрасывающий после прохождени  через элемент задержки счетчик тактов. Как только содержимое счетчика тактов окажетс  равным коду в регистре 4, сигнал с

выхода блока Sj сбрасьшает в О

триггеры 6. Формирователь 8 вырабаты- вает сигнал определенной длительности имитирукндий неисправности, жестко св занньй с адресом команды и номером так та. После этого устройство приводитс  в исходное состо ние .

1177816

J

%

i

W

tA

,r

I

ПГ

Tlrjl:.

6г

a

//

Claims (1)

1. УСТРОЙСТВО ДЛЯ ИМИТАЦИИ НЕИСПРАВНОСТЕЙ ЭВМ, содержащее три регистра, триггер, два блока сравнения, счетчик тактов, элемент И и формирователь импульсов, выход которого является выходом устройства информационный вход первого регистра является входом адреса и команд устройства, счетный вход счетчика является тактовым входом устройства, выходы первого и второго регистров соединены соответственно с первым и вторым информационными входами первого блока сравнения, выход которого соединен с единичным входом первого триггера, выход которого соединен с управляющим входом счетчика·, первый и второй информационные входы второго блока сравнения соединены с выходами счет чика и третьего регистра соответственно, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения изменения времени действия сигнала, имитирующего неисправность, в него введены второй триггер, третий блок сравнения, четвертый регистр и элемент задержки, причем синхровход первого регистра соединен с входом разрешения сравнения: первого'блока сравнения и является управляющим входом устройства, выход четвертого регистра соединен с первым информационным входом третьего блока сравнения, управляющий вход и второй (информационный вход которого подключены' к выходам элемента И и счетчика тактов соответственно, первый вход элемента И связан с управляющим входом второго блока сравнения и счетным входом счетчика тактов, выход второго блока сравнения соединен с единичным входом второго триггера и через элемент задержки с входом сброса счетчика тактов, выход третьего блока сравнения соединен с нулевыми входами первого и второго триггеров, выход второго триггера связан с входом формирователя импульсов’и вторым входом элемента И.