SU1179336A1 - Устройство управлени - Google Patents

Abstract

УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее четыре триггера, первый счетчик регистр, одновибратор, два элемента ИЛИ, три элемента И, две группы элементов И, причем вход начального пуска устройства подключен к первому входу первого элемента ИЛИ, второй вход которого подключен к выходу одновибратора, а выход первого элемента ИЛИ подключен к выходу начальной установки устройства и соединен с входом установки в нуль первого счетчика и с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу первого триггера и соединен с счетным входом первого счетчика, группа выходов которого подключена к первым входам элементов И первой группы, вторые входы которых подключены к выходу второго триггера и соединены с выходом сигнала записи устройства и с первыми входами элементов И второй группы, вторые входы которых соединены с группой выходов регистра, выходы элементов И первой и второй групп подключены соответственно к адресным и информационным выходам устройства , первый вход первого элемента ИЛИ соединен с входом установки в единицу третьего триггера, инверсный выход которого соединен с входом одновибратора, а пр мой выход третьего триггера подключен к выходу запроса пр мого доступа к пам ти устройства и соединен с первым входом первого элемента И, второй и третий входы которого соединены соответственно с входом разрешени  пр мого доступа к пам ти устройства и выходом четвертого триггера, вход установки в нуль которого соединен с выходом второго элемента ИЛИ и с входом установки в нуль второго триггера, вход установки в единицу которого подключен к выходу первого элемента И, пр мой и инверсный выходы второго триггера подключены соответственно к первым входам второго и третьего элементов И, выходы которых соединены соответственно с входами установки в единицу и установки в нуль первого триггера, первый и второй входы тактовых импульсов устройства подключены к вторым входам соответственно второго и третьего элементов И, третий вход второго элемента И подклю (Л чен к входу готовности к приему информации, группа информационных входов и синхровход регистра подключены соответственно к информационному входу устройства н входу синхронизации устройства, отличающеес  тем, что, с целью повышени  надежности, оно содержит второй счетчик, второй одновибратор , третий и четвертый элементы ИЛИ, причем вход установки в нуль третьего триггера подключен к выходу третьего элемента ИЛИ, первый и второй входы кото со рого подключены к выходам переполнени  соответственно первого и второго счетчика, 00 Од счетный вход и вход установки в нуль которого подключены соответственно к второму входу тактовых импульсов устройства и к выходу четвертого элемента ИЛИ, входы которого подключены соответственно к выходу первого элемента ИЛИ и к входу второго одновибратора, вход синхронизации устройства через второй одновибратор подключен к входу установки в единицу четвертого триггера .

Description

Изобретение относитс  к вычислительной технике и может быть использовано при разработке микроэвм или ЭВМ других классов с полупроводниковой оперативной пам тью.

Целью изобретени   вл етс  повышение надежности работы загрузчика за счет выработки сигнала сброса при вводе произвольного объема информации.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит триггеры 1-4, счетчики 5 и 6, регистр 7, одновибраторы 8 и 9, элементы ИЛИ 10-13, элементы И 14-16, две группы элементов И 17 и 18, входы начального пуска 19, информационный 20, синхрониз-ации 21, готовности к приему информации 22, разрешени  пр мого доступа к пам ти 23, первый и второй входы 24 и 25 тактовых импульсов, выходы начальной установки 26, запроса пр мого доступа к пам ти 27, адресный 28, сигнала записи 29, информационный 30.

Устройство работает следуюшим образом.

Сигнал включени , подаваемый с панели ЭВМ нажатием кнопки оператором, по вл етс  на входе 19, устанавливает в состо ние «1 триггер 1 и через элемент ИЛИ 10 вырабатывает на выходе 26 устройства сигнал , производ ш,ий начальную установку микропроцессора. Кроме того, сигнал с выхода элемента 10 устанавливает в. нулевое состо ние: счетчик 6 (через элемент 12) и счетчик 5, триггеры 4 и 3 (через элемент 13). Состо ние триггера 3 переписываетс  в триггер 2 при поступлении очередного тактового импульса второй тактируюш,ей серии на вход 25. Высокий уровень с единичного выхода триггера 1 поступает на выход 27 устройства , включа  внешнее устройство (на чер теже не показанное) и подава  сигнал запроса пр мого доступа к пам ти на микропроцессор , не приведенный на чертеже. Микропроцессор , реагиру  на сигнал, по вл юшийс  на выходе 27 устройства, отключает свои внутренние буферы адреса и данных и выдает на вход 23 устройства сигнал, разрешающий пр мой доступ к ОЗУ. Поступление информации на информационные входы 20 сопровождаетс  сигналом синхронизации на входе 21 устройства. Этот сигнал стробирует засылку информации в буферный регистр 7, устанавливает в нулевое состо ние счетчик останова 6 через схему 12 и устанавливает в состо ние «1 триггер 4 через одновибратор 9. Триггер 4 через элемент 16 устанавливает в единицу триггер 3, с единичного плеча которого сигнал высокого уровн  поступает на выход 29 устройства, управл   записью информации в пам ть. Этот же сигнал поступает на управл ющие входы групп 17 и 18, а также на элемент 14. На информационные выходы 30 поступают данные с устройства ввода, по входам 20 - в регистр 7, по адресным выходам 28 - адрес, хран щий с  в счетчике 5. ОЗУ выполн ет цикл записи.

После окончани  цикла записи ОЗУ выдает высокий уровень на вход 22 устройства, свидетельствующий о том, что ОЗУ готово к при ему нового информационного слова. На с первой фазе (вход 24) открываетс  элемент 14, который устанавливает в состо ние «I триггер 2, сбрасывающий через элемент 13 триггеры 3 и 4 и добавл ющий «1 к коду, хран щемус  в счетчике 5. В течение цикла записи информации в ОЗУ счетчик останова

0 6 сбрасываетс  стробирующим сигналом с выхода 21 устройства и заполн етс  второй тактирующей серией, поступающей на С-вход счетчика 6 со входа 25. Однако переполнени  счетчика 6 не происходит за цикл записи, поскольку его коэффициент пересчета выбираетс  исход  из быстродействи  ОЗУ и устройства ввода таким образом, чтобы сигнал переполнени  за это врем  не по вл лс . При поступлении последующего информационного слова, сопровождаемого синхроQ сигналами, выполн ютс  аналогичные циклы записи. Запись производитс  до тех пор, пока после очередного цикла счетчик 5 не переполнитс  в случае загрузки программы с максимальным объемом и сигнал с его выхода переполнени  через элемент 11 не

5 установит в состо ние «О триггер 1, либо, если загружалась более коротка  программа, с окончанием перфоленты перестают поступать синхронизирующие сигналы на R-вход счетчика 6, который в этом случае заполн етс  второй тактирующей серией по входу 25

0 до переполнени . Сигнал с его выхода переполнени  через элемент 11 устанавливает в состо ние «О триггер 1. Последний снимает сигнал запроса пр мого доступа к пам ти , выключает устройство ввода (по вы-. ходу 27) и блокирует элемент 16. Нулевой

5 выход триггера 1 запускает одновибратор 8, который через элемент 10 производит установку в «О счетчика 5, через элемент 12 - счетчика 6 и триггеров 3 и 4 - через элемент 13, осуществл ет по выходу 27 начальную установку микропроцессора. После этого

микропроцессор начинает отработку загруженной в ОЗУ программы.

Дл  счетчика 6 коэффициент пересчета выбираетс  исход  из быстродействи  устройства ввода. Так, например, при использова5 НИИ внешнего устройства ввода FS-1501 максимальное врем  загрузки одного байта информации составл ет приблизительно (3- -10)-10 с. Выберем врем  переполнени  счетчика останова на пор док больще tn 1010 с. Пусть частота синхросерий составл ет 2 10 Гц, тогда коэффициент пересчета составит lOlO . Таким образом, в нашем примере счетчик останова должен содержать 18 разр дов, обеспечивающих коэффициент пересчета 256 К байт.

Коэффициент пересчета и начальное состо ние счетчика 5 выбираютс  в соответствии с объемом загружаемой программы

и способом запуска микропроцессора после его начальной установки.

Так, например, дл  микроЭВМ на микропроцессоре К580ИК80 запуск программ обычно производитс  с нулевого адреса. Тогда начальное состо ние счетчика 5 выбираетс  равным нулю. Пусть максимальный объем загружаемой программы не более 4К байт . Разр дность счетчика - 12.

Claims (1)

1. УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее четыре триггера, первый счетчик регистр, одновибратор, два элемента ИЛИ, три элемента И, две группы элементов И, причем вход начального пуска устройства подключен к первому входу первого элемента ИЛИ, второй вход которого подключен к выходу одновибратора, а выход первого элемента ИЛИ подключен к выходу начальной установки устройства и соединен с входом установки в нуль первого счетчика и с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу первого триггера и соединен с счетным входом первого счетчика, группа выходов которого подключена к первым входам элементов И первой группы, вторые входы которых подключены к выходу второго триггера и соединены с выходом сигнала записи устройства и с первыми входами элементов И второй группы, вторые входы которых соединены с группой выходов регистра, выходы элементов И первой и второй групп подключены соответственно к адресным и информационным выходам устройства, первый вход первого элемента ИЛИ соединен с входом установки в единицу третьего триггера, инверсный выход которого соединен с входом одновибратора, а прямой выход третьего триггера подключен к выходу запроса прямого доступа к памяти устрой- ства и соединен с первым входом первого элемента И, второй и третий входы которого соединены соответственно с входом разрешения прямого доступа к памяти устройства и выходом четвертого триггера, вход установки в нуль которого соединен с выходом второго элемента ИЛИ и с входом установки в нуль второго триггера, вход установки в единицу которого подключен к выходу первого элемента И, прямой и инверсный выходы второго триггера подключены соответственно к первым входам второго и третьего элементов И, выходы которых соединены соответственно с входами установки в единицу и установки в нуль первого триггера, первый и второй входы тактовых импульсов устройства подключены к вторым входам соответственно второго и третьего элементов И, третий вход второго элемента И подключен к входу готовности к приему информации, группа информационных входов и синхровход регистра подключены соответственно к информационному входу устройства и входу синхронизации устройства, отличающееся тем, что, с целью повышения надежности, оно содержит второй счетчик, второй одновибратор, третий и четвертый элементы ИЛИ, причем вход установки в нуль третьего триггера подключен к выходу третьего элемента ИЛИ, первый и второй входы которого подключены к выходам переполнения соответственно первого и второго счетчика, счетный вход и вход установки в нуль которого подключены соответственно к второму входу тактовых импульсов устройства и к выходу четвертого элемента ИЛИ, входы которого подключены соответственно к выходу первого элемента ИЛИ и к входу второго одновибратора, вход синхронизации устройства через второй одновибратор подключен к входу установки в единицу четвертого триггера.