SU1198461A1 - Устройство дл программного управлени - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ, содержащее пульт, св занный выходом с управл ющим входом блока ввода информа1Ц1и и первыми управл ющими входами коммутатора, блока задани  режима и блока синхронизации , подключенного первым информационным входом к управл ющему входу устройства, дешифратор, св занный с информационным входом блока ввода информации, вторым информационным входом блока синхронизации , информационным входом блока задани  режима и первь1м информационным .входом первого регистра, а также три блока сравнени , подключенных выходами соответственно к второму, третьему и четвертому управл ющим блока задани  режима, отличающеес  тем, что, с целью повышени  производительности устройства , в него введены второй регистр, элемент И, два счетчика импульсов и блок пам ти, подключенный информационным входом к информационному выходу блока ввода информации, адресным входом - к выходу первого счетчика импульсов и первому информационному входу второго регистра, первым управл ющим входом - к выходу коммутатора и первому управл ющему входу первого счетчика, BTopbiM управл ющим входом - выходу пульта, а выходом - к входу дешифратора и второму информационному входу первого регистра, соединенного управл ющим входом с управл ющими входами второго счетчика и второго регистра, первым выходом блока хронизации, п тым управл ющим входом (Л блока задани  режима и вторыми управл ющими входами коммутатора и первого счетчика. Подключенного информационным входом к первым информационным входам трех блоков сравнени  . и выходу второго регистра, соединен ного вторым информационным входом (;О с вторыми информационными входами второго и третьего блоков сравнени  00 с информационной шиной устройства и ВЫХОДОМ первого регистра, св занноо: го первым информационным входом с первым входом элемента И, подключенного вторым входом к выходу блока задани  режима и второму управл ющему входу блока синхрйнизации, а выходом - к разрещающим входам трех блоков сравнени , причем синхровыход блока ввода информации подключен к информационному входу коммутатора , выход первого блока сравнени  подключен к третьему управл ющему входу блока синхронизации, св занного вторым выходом с управл ющим выходом устройства, а чет

Description

вертым. управл ющим входом - с выхо дом второго блока сравнени  и счетным входом второго счетчика

198461

импульсов, подключенного выходом к второму информационному входу первого блока сравнени .

гЛ

, Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  программного управлени  технологическим оборудованием , например сверлильньми станками, автоматами укладки радиокомпонентов на печатные платы, станками ,дл  прошивки посто нных запоминающих устройств.

Цель изобретени  - повышение производительности работы устройства.

На фиг. 1 представлена схема устройства дл  программного управлени ; на фиг. 2 - схема блока синхронизации} на фиг. 3 - схема блока задани  режима.

Устройство содержит пульт 1, блок 2 ввода информации, блок 3 пам ти, коммутатор 4, блок 5 синхронизации , блок 6 задани  режима, дешифратор 7, первый 8 счетчик импульсов (счетчик адреса), первьй 9 регистр (регистр подготовки информации ), элемент И 10, первый 11, второй 12 и третий 13 блоки сравнени , второй 14 регистр (регистр подпрограмм), второй 15 счетчик импульсов (счетчик циклов), управл ющий вход 16 устройства, управл ющий выход 17 устройства и информационную шину 18.

Блок 5 синхронизации (фиг.2) имеет генератор 19 импульсов, триггер 20, узел 21 формировани  разрешающего , сигнала, первый 22,,второй 23, третий 24, четвертьй 25, п тый 26 и шестой 27 формирователи коротких импульсов, второй 28 и третий 29 элементы И, первый логический узел 30 и четвертые элементы И 31.

Блок 6 задани  режима (фиг.З) содержит второй логический узел 32 второй триггер 33, третийлогический узел 34,третий триггер35, п тыйэлемент И 36 и четвертый триггер 37.

В таблице представлены сигналы, используемые при описании блоков устройства.

Сигналы блоков устройства

Запуск

3 5 6 3 То же

11

Информационный сигнал

Синхронизирующий сигнал

Стробируюпщй сигнал

Стробирующий сигнал

Стробирующий импульс записи адреса

Импульс сброса счетчика адреса

Стробйрующий сигнал

14

То же

)t

15

31198461

Продолжение таблицы

Готовность

6 исполнительных механизмов к приему команд

СтробируюИспол7

V щий сигнал нительзанесени  ные мекоманд в,исханизмы полнительные механизмы

Сигнал отрап ботки подпрограмм

10 5

То же

Запускающий сигнал

Разрешение выдачи сигналов с выхода 17

Конец программы

6 5

Сигнал числовой информации

Начало программы

Отработка подпрограммы

Продолжение таблицы

Метка

5

6

10

Адрес испол5 нительного механизма

Конец отра1 ботки подпрограммы

6

Конец под5 программы

6

15

Начало под6

3

W программы

Блок 3 пам ти выполнен на микросхемах К565РУ2 и имеет байтовый формат . Считываема  информаци  буферируетс  с помощью регистра. Имеетс .возможность наращивани  емкости пам ти модул ции по 1кбайт.

Коммутатор 4 представл ет собой логическую схему 2-2И-2ШШ-НЕ и набор формирователей коротких импульсов, формирующих стробирующие

сигналы дл  блока 3 пам ти и счетчика 8 адреса.

Дешифратор 7 выполнен на схемах И-НЕ и инверторах входных и выходных сигналов.

В качестве сч.етчика 8 используетс  двоичный реверсивный счетчик в следующих режимах: Сброс, Занесение информации, Счет в пр мо направлении. Регистр 9 подготовки информации реализован на сдвиговых регист рах. Дл  обеспечени  очистки регис ра применена схема управлени  режи мом работы, реализующа  функцию ИЛИ-НЕ. Изменение режима работы регистра 9 происходит при поступле нии из дешифратора 7 сигналов по лини м g, h, i, j. Блок 5 синхронизации содержит генератор 19 импульсов, выход кото рого св зан с первым входом тригге 20, второй вход которого св зан с выходом узла 21 формировани  раз решающего сигнала. На его входы поступают сигналы е блока 6 задани  режима, сигналы f, g, h, i, дешифратора 7 и сигналы k готовнос исполнительных механизмов к приему команд. Сигнал i триггера 20 посту пает на вход коммутатора 4 и форми рователь 22, с выхода которой сигн m поступает на регистр 9 подготовк информации и формирователь 23. Выход формировател  23 соединен с входом формировател  24 и первым входом элемента И 28, второй, третий , четвертый и п тый входы которого соединены по лини м п с блоком 6 задани  режима, о - с блоком 12 сравнени , р - с блоком 13 сравнени  и i - с дешифратором 7. Выход q элемента И28 св зан со счетчиком 8 адреса. Выт ход формировател  24 св зан с входом формировател  коротких импульсов 25 и по линии г с блоком 6 задани  режима. Вькод формировател 25соединен с входами формировател 26и первым входом элемента И 29, второй вход которой соединен с BTopbtM входом элемента И 28, а третий, по линии е - с блоком 6 задани  режима. Выход элемента И 29 по линии S св зан с регистром 14 подпрограмм и счетчиком 15 циклов. Выход формировател  26 соединен с первьм входом логического узла 30, второй, третий, четвертый входы которого соединены соответственно с вторым, третьим и четвертым входами элемента И28, а шестой и седь мой по лини м h, i - с дешифратором 7. П тый вход узла 30 по линии t св зан с блоком 6 задани  режима а выход по линии и - со счетчиком адреса 8. Вход формировател  27 св зан с выходом формировател  26, а выход - с первыми входами элементов И 31, вторые входы которых по линии е соединены с блоком 6, а третьи по лини м j - с дешифратором 7. Выходы V элементов И 31 св заны с исполнительными механизмами. Узел формировани  разрешающего сигнала 21 реализован с помощью микросхемы К155ЛРЗ с расширением по ИЛИ на микросхемах К155ЛДЗ. Логическа  функци  узла 21 формировани  разрешающего сигнала представл етс  следующим образом: P BveA lv uhviVj A|((K,Ak.jj...,) . где j , сигнал дешифратора и соответствующий ему сигнал готовности исполнительного механизма. Логическое выражение в круглых скобках задаетс  с помощью программирующих колодок. Логический узел 30 реализует функцию U (nAOApAi1vtv(2;Ah)j (2) где Z - сигнал с формировател  26 коротких импульсов. Период колебаний генератора 19 выбираетс  таким образом, чтобы длительность полупериода колебаний на выходе триггера 20 обеспечивала надежное срабатьшание коммутатора 4, управл ющего блоком 3 пам ти. Длительность импульсов, вьфабатываемых Формировател ми в сумме должна быть меньше длительности полупериода колебаний, поступакндих с триггера 20 дл  обеспечени  формировани  управл ющих сигналов по каждому коду, считьшаемому из блока 3 пам ти . Логический узел 32 блока 6 задани  режима реализует логическую функцию: «P.AnvW.(3) Логический узел 34 блока 6 задани  режима реализует логическую функцию Р2. Ьуолрл; (4) триггеры 32 и 35 реализованы на 1К-триггерах, триггер 37  вл етс  RS-триггером.

7

Функционирование блока 5 синхронизации происходит следующим образом

После подачи сигнала по линии t на выходе логического узла 30 форми руетс  сигнал и, вызывающий установку счетчика 8 адреса в исходное состо ние , С входа е на узел 21 формировани  разрешающегос  сигнала поступает сигнал и согласно вьфажению (1) происходит формирование сигнала р, поступающего на вход триггера 20, разреша  его работу. Триггер 20 производит деление частоты генератора 19 импульсов. По высокому уровню сигнала линии Е производитс  считывание информации из блока 3 пам ти, по низкому уровню происходит последовательньй запуск формирователей и выдаютс  сигналы т, г.

При считьшании из блока пам ти кода символа Начало программы после формировани  снимаетс  сигнал е и в дальнейшем сигнал р выдаетс  только при наличии сигналов с дешифратора 7 и истинности выражени  (1) .

При считьтании из блока 3 пам ти кода исполнительного механизма блокируетс  работа триггера 20 в случае отсутстви  сигналов готовности исполнительных механизмов согласно (1) и тем cat-ibiM прекращаетс  считывание информации из блока-3 пам ти После восстановлени  сигналов готовности узел 21 формировани  разрешающего сигнала формирует сигнал р, а на выходе одного из элементов И 31 соответствующего сигналу дешифратора 7, формируетс  сигнал v.

При считывании из блока 3 пам ти кода Отработка подпрограммы после формировани  сигнала г в блок 5 синхронизации поступает сигнал п, который поступает на вход элемента И 29, на выходе которого при по влений на втором входе сигнала формировател  25 формируетс  сигнал 3. Сигнал h поступает на вход логического узла 30, и при поступлении сигнала с формировател  26 на выходе логического узла 30 формируетс  сигнал U согласно (2).

При наличии сигналов п, i в зависимости от состо ни  сигналов о, р формируетс  сигнал q на вькоде элемента И 28 либо сигнал и на выходе логического узла 30.

Блок функционирует следуницим образом .

84618

При поступлении сигнала С с пульта 1 триггер 37 устанавливаетс  в единичное состо ние, иницииру  с помощью сигнала на линии t установку счетчика 8 в исходное состо ние . По окончании ввода технологической программы по сигналу дешифратора . 7 на линии d производитс  установка триггера 37 в исходное состо ние. В режиме Работа сигналом с с пульта 1 управлени  устанавливаетс  триггер 37 и вновь производитс  установка счетчика 8 в исходное ;состо ние. Наличие на входах триггег

15 ров 33 и 35 сигналов, поступающих с пульта 1 и триггера 37 в этом режиме разрешает их работу.

При считывании из блока 3 пам ти кода Начало программы на первом входе логического узла 32 по  вл етс  сигнал g дешифратора 7 и с приходом сигнала г на второй вход триггера 32 происходит его установка в единичное состо ние. На

25 линии е формируетс  активньм уровень сигнала.

При считывании из блока 3 пам ти кода Отработка программы на первом входе логического узла 34 и втором входе триггера 35 по вл етс  сигнал h с дешифратора 7 и с приходом сигнала г триггер 33 устанавливаетс  в О (снимаетс  сигнал е) а триггер 25 - в 1, т.е. вырабатываетс  сигнал на линии п.

При этом согласно (3) запрещаетс  срабатывание логического узла 32 по сигналу g с дешифратора 7 н.а врем  отработки подпрограммы.

При поступлении сигнала w от блока 13 сравнени  с приходом сигнала

г триггер 33 устанавливаетс  в 1, вырабатыва  сигнал е. При поступлении сигнала линии i с дешифратора 7 переключаютс  триггеры 33 и 35 в зависимости от состо ни  сигналов на лини х о, р блоков 12 и 11 сравнени . При этом триггер 3 устанавливаетс  в О согласно (4), а триггер 35 - в О при условии по влени  на выходе элемента И 36 сигнала 1.

Устройство работает следующим

образом.

Устройство работает в двух режимах: Запись и Работа, которые задаютс  оператором с пульта I.

В режиме Запись производитс  перезапись программы с перфоленты с помощью блока 2 ввода информации

9

в блок 3 пам ти. С пульта 1 на управл ющие входы блока 2 ввода информации, коммутатора 4, блока 3 пам ти, блока 5 синхронизации, блока 6 задани  режима поступает сигнал. По этому сигналу в блоке 3 пам ти устанавливаетс  режим записи информации, коммутатор 4 подключает к своему выходу синхронизирующий вьпсод блока 2 ввода информации , срабатывает триггер 37 блока 6 задани  режима и вьфабатывает сигнал,поступающий в блок 5 синхронизации . Блок 5 синхронизации согласно уравнению (3) формирует на линии U сигнал,который поступает на счетчик 8 адреса и устанавливает его в исходное положение. После выработки сигналов на лини х t, и работа блоков 5 и 6 в режиме Запись прекращаетс , так как сигнал на линии С с пульта 1 запрещает переключение триггеров 35 и 36 и бл ка 6 задани  режима. При этом не могут быть выработаны сигналы по лини м п, е блоком 6 задани  режима , а блок 5 синхронизации вырабатывать только сигналы на лини х

г, которые не могут измега ,

нить состо ние устройства. Одновременно в блоке 2 ввода информации по сигналу линии С пульта 1 происходит включение фотосчитывающего устройства (не показано). Начинаетс  движение перфоленты и происходит считывание информации, котора  поступает на информационный вход блока 3 пам ти. Сигналы с синхронизирующего выхода блока 2 ввода информации,  вл ющиес  сигналами синхродорожки перфоленты, чере коммутатор 4 поступают на входы управлени  блока 3 пам ти и счетчика 8 и вызывают запись на них единицы , т.е. задаетс  номер следующей  чейки блока пам ти, в которую запишетс  очередна  команда программы

На выходе блока пам ти присутствует очередна  записанна  информаци . Поэтому при записи в символа Конец программы дешифратор 7 по линии d вьщает сигнал, который поступает на входы блока 2 ввода информации и блока 6 задани  режима, заверша  работу устройства в режиме Запись.

В режиме Работа сигнал линии С пульта 1 запрещает работу блока

9846110

2 ввода информации и задает в бло- . ке пам ти режим считывани . В блоке 6 задани  режима сигнал линии С устанавливает триггер 37 в единич5 но состо ние и разблокирует триггеры 33 и 35. Сигнал по линии t блока 6 задани  режима поступает в блок 5 синхронизации, который вырабатывает сигнал на линии и согласно

10 уравнению (3) дл  установки счетчика 8 в исходное состо ние. Одновременно сигнал с пульта 1 переключает коммутатор 4 на работу по сигналам линии блока 5 синхрониза15 Ции.

В соответствии с уравнением (1) узел 2 формировани  разрешающего сигнала блока 5 синхронизации при равенстве О сигнгша на линии С

20 блока 6 задани  режима разрешает работу триггера 20 блока 5 синхронизации . Блок 5 вырабатывают сигналы , поступающие через коммутатор 4 на блок 3 пам ти и счетчик 8 адреса.

25 Происходит последовательное считьшание информации из блока пам ти и увеличение содержимого счетчика адреса 8 на единицу. Кроме того, вырабатываютс  сигналы линий т, г, поступающие на регистр 9 и блок 6 задани  режима соответственно.

Считываема  из блока 3 пам ти информаци  поступает на вход дешифратора 7. При считьшании информации, соответствующей коду Начало программы , дешифратор 7 вьщает сигнал на линии g на блок 6 задани  режима. Логический узел 32 согласно уравнению (3) вырабатывает сигнал 1, и по приходу очередного сигнала линии г блока 5 синхронизации триггер 33 блока 6 задани  режима устанавливаетс  в единичное состо ние и тем самым вырабатываетс  сигнал линии е, разрешающий выдачу в дальнейшем сигналов линии v блоком 5 синхронизации на управл емые устройством исполнительные механизмы. Этот же сигнал лереключает узел 21 формировани  разрешающего сигнала на работу по сигналам линий k исполнительных механизмов о готовности к приему команд и сигналам линий f, g, h, i, j поступаюшр;1м из депшфратора 7 в соответствии с уравнением (t).

При совпадении на входах регистра 9 сигнала линии m с блока 5 синхронизации и сигнала линии f с дешиф11 ратора 7, соответствующего коду технологической операции, происходи занесение этого кода в регистр 9 и выдача его на выход 18. , При считывании из блока 3 пам ти кода, соответствующего обозначению одного из исполнительных механизмов , дешифратор 7 вырабатывает один из сигналов на лини х j, который поступает на узел 21 формировани  разрешающего сигнала и элементы 31 блока 5 синхронизации. Если уравнение (1) не выполн етс , то узел 24 запрещает работу тригге ра 20 блока 5 синхронизации 5 что приводит к переходу устройства в состо ние ожидани  требуемой комбинации сигналов полини м k испол нительных механизмов о готовности приему команд, котора  задаетс  пол зователем. После по влени  треб уемой комбинации сигналов k узел 21 формировани  разрешающего сигнала блока 5 синхронизации вьщает разрешающий сигнал на вход триггера 2 и работа блока 5 синхронизации воз новл етс , т.е. происходит запуск формирователей 22 - 27, При по вле сигнала на выходе формировател  27 срабатывает один из элементов И 31 соответствующий одному из сигналов линий j с дешифратора 7. Сигнал с выхода этого, элемента поступает в соответствующий исполнительный механизм и обеспечивает занесение кода, присутствующего на выходе 18 устройства. При считывании из блока пам ти 3 кода, соответствующего команде Отработка подпрограмм, дешифра1тор 7 выдает сигнал на линии h, по тупающий на логический узел 34, триггер 35 блока 6 задани  режима, узел 21 формировани  разрешающего сигнала и логический узел 30 блока 5 синхронизации. Узел 21 вьфабатывает разрешающий сигнал, триггер 20 срабатывает и происходит запуск формирователей блока 5 синхронизации . Происходит выдача сигналов ли ний г, S, U. В результате этого в регистр 14 заноситс  содержимое счетчика 8 импульсов регистра 9 и производитс  установка в исход ное состо ние счетчика 15 импульсов , При поступлении в блок 6 задани  режима сигнала по линии г происходит переключение триггера 112 33 согласно (4) в нулевое а триггера 33 в единичное состо ние. Это приводит к сн тию сигнала на линии е и установке сигнала по линии п блоком 6, т.е. устройство переходит в состо ние поиска начала подпрограм мы. В результате сн ти  сигнала на линии- е блоком 6 задани  режима блокируетс  вьщача команд в исполнительные механизмы с выхода 18, так. как не могут быть выработаны сигналы по лини м V блока 5 синхронизации . В состо нии поиска начала подпрограммы устройство производит последовательный опрос  чеек блока 3 пам ти. Анализ сигналов линий k узлом формировани  разрешающего сигнала 1 блока 5 синхронизации не производитс , так как сигнал линии е находитс  в состо нии О, поэтому триггер 20 периодически переключаетс  сигналами генератора 19 и выдает сигнал на линии Е, noctyпающий через коммутатор 4 на блок 3 пам ти и счетчик 8 импульсов, Сигнал линии п с триггера 35 блока 6задани  режима поступает в блок 5синхронизации и на элемент И 10. При считывании из блока пам ти 3 кода символа Метка дешифратор 7выдает по линии i сигнал, поступающий в блоки 5 и 6 и на элемент И 10, который выдает по конъюнкции сигналов на лини х i, п разрешение на работу блоков 11-13 сравнени . В этом случае, если блок сравнени  13 вьщает по линии w сигнал равенства содержимого регистра 9 и регистра 14, логический узел 32 блока 6задани  режима согласно (3) вьщает сигнал, по которому с приходом очередного сигнала линии г из блока 5 синхронизации устанавливаетс  триггер 33 блока 6 и вьщает сигнал на линию е, по которому устройство переходит в состо ние отработки подпрограммы с вьщачей команд с выхода 18 устройства по сигналам линий V блока 5 синхронизации, Выход устройства из состо ни  отработки подпрограммы происходит при считывании из блока пам ти кода символа Метка при условии, что блок 12 сравнени  вьщает сигнал в линию о. Этот сигнал поступает на логический узел 34 и элемент И 36 блока 6 задани  режима, эле13 мент И 28 и логический узел 30 блока 5 синхронизации, а также на вход счетчика 15 циклов, увеличива  его содержимое на единицу. Сигнал с выхода счетчика 15 поступа ет на вход блока 11 сравнени . Дале возможны два варианта работы устрой ства. Если блок сравнени  11 не выдает по линии р сигнала равенства содержимого счетчика 15 и регистра 14 согласно уравнению (2), логический узел 30 при очередном срабатывании формировател  25 блока 5 синхронизации вьщает сигнал по линии U и счетчик адреса 8 устанавливаетс  в исходное состо ние. Кроме того, логический узел 34 блока. 6 задани  режима вьщает сигнал согласно (4), по которому триггер 33 с приходом сигнала по линии г из блока 5 синхронизации устанавливаетс  в нулевое состо ние, снима  .сигнал линии е. Таким образом, устройство вновь переходит в состо  ние поиска начала подпрограммы. Если сигнал р выдаетс , срабатывает элемент И 28 блока 5 синхронизации и по его сигналу на линии q происходит занесение кода, хран щегос  в регистре 14, в счетчик 1 8. Далее по сигналу злемента И 36 с приходом сигнала по линии г срабатывает триггер 35 и устанавливаетс  в нулевое состо ние, снима  сигнал на линии h. Устройство переходит в состо ние отр.1ботки программы с адреса в блоке 3 пам ти, следующего за адресом кода символа Отработка подпрограммы . При считывании из блока 3 пам ти кода символа Конец программы дешифратор 7 вьщает сигнал на линии d, который поступает на вход триггера 37 блока 6 и переводит его в ну евое состо ние . Сигнал с выхода триггера поступает на R-входы триггеров 33 и 35 блока 6 и переводит их в нулевое состо ние. Снимаетс  сигнал на линии е, блокиру  выдачу команды в исполнительные механизмы. Таким образом, завершаетс  работа устройства в резише Работа. Предлагаемое устройство обеспечивает исключение непроизводительных затрат рабочего времени на перемотку перфоленты и сокращение длины технологической программы обработки нескольких однотипных изделий, что позвол ет повысить производительность оборудовани .

Фие. i

pL/e. 2

Фиг. 3

Claims (1)

1. УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ, содержащее пульт, связанный выходом с управляющим входом блока ввода информации и первыми управляющими входами коммутатора, блока задания режима и блока синхронизации, подключенного первым информационным входом к управляющему входу устройства, дешифратор, связанный с информационным входом блока ввода информации, вторым информационным входом блока синхронизации, информационным входом блока задания режимам первым информационным входом первого регистра, а также три блока сравнения, подключенных выходами соответственно к второму, третьему и четвертому управляющим входам блока задания режима, отличающееся тем, что, с целью повышения производительности устройства, в него введены второй регистр, элемент И, два счетчика импульсов и блок памяти, подключенный информационным входом к информационному выходу блока ввода информации, адресным входом - к выходу первого счетчика импульсов и первому информационному входу второго регистра, первым управляющим входом - к выходу коммутатора и первому управляющему входу первого счетчика, вторым управляющим входом - выходу пульта, а выходом - к входу дешифратора и второму информационному входу первого регистра, соединенного управляющим входом с управляющими входами второго счетчика и второго регистра, первым выходом блока синхронизации, пятым управляющим входом блока задания режима и вторыми управляющими входами коммутатора и первого счетчика, Подключенного информационным входом к первым информационным входам трех блоков сравнения и выходу второго регистра, соединен ного вторым информационным входом с вторыми информационными входами второго и третьего блоков сравнения с информационной шиной устройства и выходом первого регистра, связанного первым информационным входом с первым входом элемента И, подключенного вторым входом к выходу блока задания режима и второму управляющему входу блока синхрднизации, а выходом - к разрешающим входам трех блоков сравнения, причем синхровыход блока ввода информации подключен к информационному входу коммутатора, выход первого блока сравнения подключен к третьему управляющему входу блока синхронизации, связанного вторым выходом с управляющим выходом устройстваа четSU ,,.,1198461 вертым. управляющим входом - с выхо импульсов, подключенного выходом дом второго блока сравнения и к второму информационному входу счетным входом второго счетчика первого блока сравнения.