SU1202009A1 - Устройство дл управлени четырехфазным шаговым двигателем - Google Patents

Abstract

Изобретение относитс  к системам управлени  шаговыми двигател ми . Оно направлено на расширение функциональных возможностей и упрощение устройства дл  управлени  четырехфазным шаговым двигателем. Устройство содержит коммутатор, элементы И и блок сигнализации. Дл  вы влени  практически всех возможных неисправностей работы устройства в него введены блок определени  направлени  движени , триггер записи информации о направлении движени , триггер перезаписи информации о направлении движени , блок блокировки перезаписи, два ждупщх мультивибратора, два двухвходовых элемента И и логический блок вы влени  неисправности. 5 ил.

Description

Изобретение относитс  к электро технике, а именно к системам управ лени  с шаговыми двигател ми. Целью изобретени   вл етс  упрощение и расширение функциональных возможностей устройства. На фиг. 1. приведена функциональ на  схема устройства; на фиг. 2 один из вариантов реализации блока определени  нацравлени - движени ; на фиг. 3 - адин из вариантов реал зации логического блока; а на фиг. и 5 - временные диаграммы сигналов по сн юшрне работу устройства. Устройство (фиг. 1) содержит коммутатор 1 фаз шагового двигател  2 с двум  входами f, 2 менты И 3, инверторы 4, блок 5 определени  направлени  движени , RS триггер 6 записи фазы с трехвходовыми элементами ИЛИ 7 на входах, RS-триггер 8 перезаписи фазы, ждущие мультивибраторы 9, блок 10 бло кировки перезаписи, включающий в себ  пороговый злемент 1, резисто 12, конденсатор I3 и ключ 14 р зр да конденсатора, злемент ИЛИ 15, дифференцирующие цепи 16, логический блок 17, сигнальное устройство 18, трехвходовые элементы 19 и эле мент ИЛИ-НЕ 20. Элементы И 3 подключены попарно к двум смежным выходам коммутатора -1 непосредственно, а к двум другим - через инверторы 4. Триггеры 6 и 8 подключены противоположными входами к выходам блока 5 определени  направлени  движени  Блок 10 блокировки перезаписи подключен входом, которым  вл етс  управл ющий вход ключа 14, к выход элемента ИЛИ 15, соединенного обоими входами с выходами дифференцирующих цепей 16. Входы дифференцирующих цепей 16 подключены к вьЬсод блока 5 определени  направлени  дв жени . Логический блок 17 соединен входами с выходами Q, Q,, Q, Q триггеров 6, 8 и выходом Q,блока 1 блокировки перезаписи. Выход блока 17 подключен к входу сигнального устройства 18. На фиг. 2 приведена схемна  реализаци  блока 5 на типовых логических элементах. Устройство работает следующим образом. При отсутствии за вки на движение , когда на входах коммутатора 1 09. 2 действуют нулевые сигнапы Р,, две из четырех фаз двигател  2 наход тс  под током, а две другие обесточены, и на входы блока 5 определени  направлени  движени  посту- пают потенциальные сигналы U, и U,, в любых сочетани х (по схеме полного перебора). На временной диаграмме /фиг. 4| в качестве примера показаны логические сигналы Uj- 0 и . Триггер 8 перезаписиустанавливаетс  в одно из устойчивых состо ний. На выходах 1 и II блока5 определени  направлени  движени  под действием нулевого сигнала Uj возникают потенциальные нулевые сигналы . Поэтому на выходах дифференцирующих цепей 16 действуют нулевые напр жени , вследствие чего ключевой элемент 14. находитс  в закрытом состо нии, конденсатор 13 зар жен и на выходе порогового элемента 11 устанавливаетс  сигнал логической едини цы, который поступает на вторые входы элементов И 19. На третьи входы элементов И 19 также поступает сигнал логической единицы с элемента ИЛИ-НЕ 20. Поскольку на двух из трех входах элементов И I9 действуют сигналы логической единицы , происходит перезапись информации из триггера 8 в триггер 6, т.ак как единичный сигнал с одного из выходов триггера 8 через соответствующие элементы И 19 и ИЖ 7 проходит на вход триггера 6. Таким образом, если , , то Q, l , Q,Q, т.е. триггеры 6 и 8 устанавливаютс  в одинаковое состо ние (фиг.4). Рассмотрим работу устройства в режиме движени . Предположим, что входным сигналам Р| 1, (фиг. 4) соответствует движение вверх, при котором фазы двигател  переключаютс  в пр мой последовательности , а сигналам , Р„ (фиг. 5) - движение вниз и обратньй пор док чередовани  фаз. По любому из единичных сигналов движени  элемент ШШ-НЕ 20 переводитс  в нулевое состо ние и сигнал логического нул , воздейству  на соответствующие входы И 19, преп тствует перезаписи информации из триггера 8 в триггер 6. При пр мом пор дке коммутации фаз .двигател  2 фазовый сдвиг if между напр жени ми U, и U,, на входах блока 5 определени  направлени  движени  равен , при обратном (f /2 , .

При ( на выходе I этого блок возникают импульсы, устанавливающие триггеры 6 и 8 в состо ние Q,l и .

При СР / импульсы возникают на выходе П блока 5, в то врем ., как на выходе 1 действует нулевой сигнал . В результате триггеры 6 и 8 переход т в противоположное состо ние и Q,0, а .

Таким образом, независимо от направлени  движени  на одном из выходов блока 5 определени  направлени  движени  всегда присутствует импульсный сигнал, который поступает на одну из дифференцирующих цепей 16, на выходе которой выдел ютс  импульсы . По этим импульсам открываетс  ключевой элемент 14 и разр жаетс  конденсатор 13, в результате чего noporoBbiff элемент 11 переходит в другое устойчивое состо ние и 0,

При движении вверх Р(1, , Q 0,а при движении вниз Р,0, , Q,0, , т.е. при исправной работе устройства и наличии сигнала на движение триггеры 6 и 8 наход тс  в противоположных состо ни х, а блок 10 блокировки перезаписи устанавливаетс  в нулевое положение.

В переходном процессе (фиг. 4, 5 когда устройство из режима останов переходит в режим движени  (вверх или вниз), либо во врем  реверса, происходит скачкообразное изменение сигналов Р | и Р . Ждущие мультивибраторы 9 запускаютс  от положительных перепадов этих сигналов и формируют на своих выходах импульсы (ЖМ на фиг. 4 и 5) . .Эти импульсы воздействуют на триггер 6. таким образом, что если устанавливаетс  P и , то триггер 6 переводитс  в состо ние Q,0. И, наоборот, при задании , Р, 0, получим Q 1. Это означает, что в переходном процессе триггер 6 первоначально устанавливаетс  в заведомо ложное состо ние. Однако, как следует из временньпс диаграмм фиг. 4 и 5, если устройство работает правильно, то через врем , не превьшающее 1/2 Т (т - период комму тации четырех фаз, триггер 6 перейдет в истинное состо ние, соответствующее установившемус  режиму движени  . Поэтому дл  исключени  ложного сигнала на выходе сигнального устройства 18 в переходном процессе

5 в логическом блоке 17 предусмотрена временна  задержка, причем врем  задержки выбираетс  не менее 1/2 Т.

Рассмотрим работу устройства при

10 неисправност х. Основные и наиболее трудно вы вл емые отказы устройства можно свести к трем группам неисправностей , ведущих к следующим последстви м:

15. О коммутаци  обмоток двигател  при отсутствии задани  на движение (несанкционированное движение)i

2)отсутствие коммутации при наличии задани  на движение (отсутствие

20 движени ) ;

3)коммутаци  обмоток не в заданной очередности (движение в направлении , противоположном заданному).

В первом случае вы вление неисправности осуществл етс  логическим блоком 17 согласно уравнению

Нгр,р,в,а,ГрЛй,,

которое обращаетс  в единицу, когда

30

триггеры 6 и 8 устанавливаютс  в противоположные состо ни  ( или .j) при отсутствии задани  на движение (Р , При исправной работе устройства, если P , 35 то и .

Во втором случае сигнал неисправности формируетс  логическим блоком 17 по уравнению

H2 P,PjQ,vp,.

40

Сигнал , если при наличии задани  на движение (Р,Р 1 или l) пороговый элемент 11 находитс  в. 45 состо нии, при котором Q,l.

При исправной работе устройства при Р, , Рг 1 сигнал и . Наконец, в третьем случае логический блок 17 вы вл ет неисправность по уравнению

H,P,(5,Q,,Q,n.

При исправной работе коммутатора 1. сигнал Н принимает нулевое значение, поскольку ., и 1. Поэтому общее уравнение, описывающее алгоритм работы логического блока 17, имеет вид

H.H,H,4H5 P,,

P,PjQ,,. .

Ha фиг. 3 приведена одна из возможных реализаций логического блока включающего в себ  четыре элемента -И, два элемента И-НЕ, два инвертора элемент ИЛИ и элемент задержки .

При по влении логического единичного сигнала на выходе блока 17 сигнальное устройство 18 дает сигнал о неисправности управл ющего устройства . Этот сигнал может быть использован дл  блокировки сигналов управлени  и остановки шагового двигател  4 I

Преимуществом предлагаемого устройства  вл етс  то, что, нар ду с указанными неисправност ми, оно обепечивает вы вление любых других характерных отказов коммутатора, . которые вызьгоают нарушение коммутации хот  бы одной из четырех фаз двигател  (при этом остальные три обмотки коммутируютс  нормально). В этом случае в одной из фаз двигател  ток протекает непрерьгоно либо не протекает совсем. На входе одного из элементов И 3 или одного из инверторов 4 действует логический сигнал, принимающий нулевое или единичное значение. При нулевом сигнале на входе И 3 или единичном сигнале на входе инвертора 4 возникает нулевой сигнал на одном из входов блока 5 определени  направлени  движени . Это ведет к по влению нулевых логических сигналов на обоих выходах блока 5 и исчезновению импульсов, управл ющих ключом 14. В результате конденсатор 13 зар жаетс , устанавлива  пороговый элемент 11 в состо ние , которое соответствует отсутствию задани  на движение. Логический блок I7 обнаруживает эту неисправность вышеуказанным способом, формиру  сигиал Hi, 1.

Таким образом, в предлагаемом устройстве простыми средствами обеспечиваетс  автоматический контроль работы устройства дл  управлени  шаговым двигателем, который позвол ет вы вить практически все возможные неисправности без участи  оператора при простой схеме контрол .

Claims (1)

1. Формула изобретени 

   Устройство дл  управлени  четырехфазным шаговым двигателем, содержащее коммутатор с двум  входами и четырьм  выходами, на которых формируютс  напр жени  пр моугольной формы, элементы И, подключенные входами к смежным фазам двигател , соединенным с выходами коммутатора , и-блок сигнализации, отличающеес  тем, что, с целью упрощени  и расширени  функциональных возможностей, в него 5 введены блок,определени  направлени  движени , подключенный к выходам элементов И, триггер записи информации о направлении движени  с элементами ИЛИ на входах,триггер

   0 перезаписи информации о направлении движени , подключенные разноименными входами к выходам блока определени  направлени  движени , блок блокировки перезаписи, включающий

   5 в себ  пороговый элемент и интегрирующую цепь с разр дным ключом на выходе, подключенный входом через элемент ИЛИ и дифференцирующие цепи к выходам блока определени 

   0 направлени  движени , два зкдущих мультивибратора, два трехвходовых элемента И и логический блок вы влени  неисправности, включающий в себ  четыре дополнительных элемента И, два элемента И-НЕ, два инвертора и элемент ИЛИ, соединенный входами с выходами дополнительных элементов И и И-НЕ, выход которого  вл етс  выходом логического блока

   Q вы влени  неисправности, причем первый дополнительный элемент И подключен входами к пр мому и инверсному выходам триггеров записи и перезаписи информации о направлении

   5 движени  и через инверторы - к входам коммутатора, второй дополнительный элемент И подключен к выходам инверторов, инверсному выходу триггера записи и пр мому выходу триггера перезаписи, третий дополнительный элемент И подключен к первому и через инвертор - к второму входам коммутатора и выходу блока блокировки перезаписи, а четв1ертый дополнительный элемент И подключен к второму и через инвертор - к первому входам коммутатора и выходу блока блокировки перезаписи, первый элемент И-НЕ соединен входом с пр мым выходом триггера записи и инверсным выходом триггера перезаписи , второй элемент И-НЕ соединен входами с инверсным выходом триггера записи и пр мым выходом триггера перезаписи, .третьи входы обоих элементов И-НЕ подключены к первому и второму входам коммутатора соответственно, соединенным также

   12020098

   через ждущие мультивибраторы с вторыми входами элементов ИЛИ триггера записи, соединенных третьими входами с выходами триггера перезаписи через трехвходовые элементы И, св занные вторыми входами с входами коммутатора через элемент ИЛИ-НЕ и третьими входами - с выходом блока блокировки перезаписи.

   1;

   VS

   VI

   Ог Q, PI PZ QI О  . 9

   I. I

   HI

   (pjja. f