SU1205193A1 - Устройство дл защиты пам ти при отключении питани - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано в различных системах обработки данных, которые критичны к потер м информации в ЗУ при сн тии напр жени  питани .

Целью изобретени   вл етс  повышение быстродействи  установки.

На фиг. 1 приведена функциональна  схема предложенного устройстваJ на фиг. 2 и 3 - функциональные схемы наиболее предпочтительных вариантов выполнени  соответственно интегрирующих блоков и ключей; на фиг. 4-6 - принципиальные схемы наиболее предпочтительных вариантов вьтолнени  первого и второго датчиков сетевого напр жени  и узла блокировки соответственно , на фиг, 7 и 8 - временные диаграммы, по сн ющие работу устройства .

Предложенное устройство содержит (фиг. 1) первый 1 и второй 2 датчики сетевого напр жени  с входами 3. На фиг. 1 обозначены первьй выход 4 устройства. Устройство содержит также элемент ИЛИ 5, элемент задержки 6, узел 7 блокировки, первьй интегрирующий блок 8, первый ключ 9, первьм-счетчик 10, первый триггер 1 первьй элемент И 12, второй интегрирующий блок 13, второй ключ 14, второй счетчик 15, второй триггер 16 и второй элемент И 17.

Первьй 8 и второй 13 интегрирующие блоки содержат каждый (фиг. 2) элемент НЕ 18, элементы И 19-22, триггер 23 и регистр 24 сдвига

Каждый из ключей 9 и 14 содержит (фиг. 3) триггер 25 и элемент И 26. На фиг. 1 - 3 обозначены входы 27 устройства, выходы 28 и 29 интегрирующих блоков 8 и 13.

Первьй датчик 1 сетевого напр жени  содержит (фиг, 4) резистор 30 и стабилитрон 31, включенные по схеме ограничени  напр жени  по верхнему уровню.

Второй датчик 2 сетевого напр жени  содержит (фиг. 5) сопротивление 32 и стаблитрон 33, включенные по схеме ограничени  напр жени  по нижнему уровню.

Узел 7 блокировки-содержит (фиг. триод 34 и нормально разомкнутые контакты 35 реле включени  питани .

На фиг, 7 изображены диаграммы напр жений на входе (фиг. 7о() и на

12051932

выходе (фиг, 76) датчика 1, На фиг.8 изображены диаграммы напр жений на входе (фиг. За) и на выходе (фиг.В5) датчика 2. На фиг. 7 а , S и 8а ,S обозначены моменты времени С, , ин

тервалы времени - i, , значени  и ,, и напр жений ограничени .Предложенное устройство работает следующим образом.

Па выходе датчика 1 (фиг. 1) при нормальной работе имеютс  импульсы длительностью о, (меньше длительности половины периода частоты сети). При пропадании напр жени  сети в момент

Dp(фиг. 7а) на выходе датчика 1 по витс  импульс длиной (фиг. 76) (короче С,)„

На выходе датчика 2 при нормальной работе имеютс  непрерьгоные импульсы с рассто нием между ннми длительностью bj (фиг, 85) .

При пропадании напр жени  сети в момент времени, близкий или равный

о (фиг, 8(х) , за счет паразитиной индуктивности самой сети вырабатываетс  обратный импульс, по времени близкий к периоду сети, а по напр жению значительно ниже номинального. В этом случае датчик 1 выдает импульс близкий к номинальным параметрам, а датчик 2 за счет выбора порога ограничени  и,(фиг, 8di) выше паразитного выброса не вьщает импульса. Импульсы с выхода датчика 1 поступают на

вход блока 8, затем - на входы ключа 9, счетчика 10, триггера 11 и элемента И 12, которые анализируют сигналы положительной пол рности. При длительности выходного сигнала датчика 1, меньшей 1 длительности С, (фиг, 7S ), на выходе элемента И 12 выдаетс  сигнал, свидетельствующий о пропадании напр жени  сети. Импульсы с выхода датчика 2 поступают на вход блока 13, а с его выходов - на входы ключа 14, счетчика 15, триггера 16 и элемента И 17, предназначенных дл  измерени  длительности с, (фиг,8 ) между сигналами датчика 2. При длительности паузы между сигналами датчика 2 больше номинальной на выходе элемента И 17 по вл етс  сигнал, свидетельствующий о пропадании напр жени  сети. С выхода датчика 1 (или

датчика 2) сигнал поступает на вход элемента И 19 (фиг. 2) и через элемент НЕ 18 на вход элемента И 20. При поступлении сигнала единичного

уровн  и разрешающем потепциат е на другом входе элемента И 19 сигнал с его выхода поступает на вход триггера 23 и взводит его. Единичный потен1диал с выхода триггера 23 посту пает на вход регистра 24 и начинает продвигатьс  по нему со скоростью, определ емой сдвигающей частотой на входе 27, В первом такте сдвига будет взведен первый разр д регист- ра 24, а второй его разр д останетс  в предьщущем состо нии, при этом на выходах регистра 24 установ тс  единичные потенциалы, которые поступают на входы элемента И 21. В резуль- тате на выходе 28 вырабатьтаетс  сигнал Начало. Во втором такте сдвигающей частоты информаци  из первого разр да регистра 24 перепи- сьшаетс  во второй разр д, а в пер- вом разр де подтверждаетс  прежний потенциал. В результате на вход элемента И 21 поступает нулевой потенциал и на выходе элемента И 21 сигна Начало заканчиваетс .

Есди до достижени  единичным потенциалом последнего разр да регистра 24 произойдет смена пол рности входного сигнала на входе блока 8 (или 13), то переключени  триггера 23 не произойдет, так как последний разр д регистра 24 осталс  в прежнем положении и выдает разрешающий потенциал на вход элемента И 19 и запрещающий сигнал на вход элемента И 20, в результате триггер 23 остаетс  в прежнем положении. По достижении единичным входным сигналом последнего разр да регистра, 24 через и тактов (где И - число разр дов регистра 24) сдвигающей частоты Р..

- - . с д &

разрешающий потенциал с выхода/реги- стра 24 поступает на вход элемента И 20, а соответственно, запрещающий потенциал - на вход элемента И 19, тем самым разрешаетс  пр: поступлении нулевого входного, сигнала на вход блока 8 (или 13) переключение триггера 23 и получение через такт сигнала Конец на выходе 29 элемента И 22, а через ti тактов - разрешение на прием триггером 23 единичного сигнала. Таким образом, блоки 8 и 13 не реагируют на входные сигналы, длительность которых короче времени п х , где период сдвигающей частоты; В описываемом устройстве это врем  выбрано, например, равным 10 мкс.

S 0 5

о

5

0

5

0

5

При поступлении сигнала Начало на вход ключа 9 (или 14) взводитс  триггер 25, с выхода которого потенциал поступает на вход элемента И 26 и разрешает прохождение сигналов сдвигающей частоты через второй вход элемента И 26 на выход его.При поступлении сигнала Конец триггер 25 выключаетс  и блокирует элемент И 26, запреща  прохождение сдвигающей частоты на его выход.

Таким образом, если параметры сигналов датчиков 1 и 2 наход тс  в норме, то на выходах элементов И 12 и 17 не вьфабатьшаютс  сигналы, с элемента ШП- 5 сигнал не поступает на выход устройства и на вход узла 7. При выходе параметров сигналов одного из датчиков 1 и 2 за допустимые пределы на выходах элементов И 12 (17) вырабатываетс  сигнал, который через элемент ИЛТ1 5 поступает на выход устройства и одновременно на вход элемента задержки 6, где задерживаетс  на врем , отведенное дл  аварийного завершени  программы ЦВМ, а с выхода элемента задержки 6 поступает на вход узла 7, который осуществл ет по выходу 4 блокировку всех обращений к накопителю (условно не показанному ) .

При по влении сигнала на входе узла 7 триод 34 (фиг. 6) открьт аетс  и блокирует обращени  к накопителю, тем самым предотвр.-зща  порчу информации во врем  переходных процессов при пропадании напр жени  питани . После отключени  питани  контакты реле включени  питани  замыкаютс  и осуществл ют дальнейшую блокировку.

Врем  определени  аварийного отключени  сети и врем  выполнени  аварийной программы составл ет 4с4 мс, что позвол ет применить дл  питани  накопител  стандартные источники питани , имеющие врем  удержани  напр жени  питани  в допустимьпс пределах пор дка 5 мс после отключени - напр жени . При отключении напр жени  сети в момент Zfy (фиг. 7) задержки во времени определени  отключени  сети не получаетс  , При пропадании напр жени  сети в момент 2 (фиг. За) погрешность определени  вр ме ни отключени  сети равна t, - (фиг.8) так как в этот момент блок 13, ключ 14, счетчик 15 и триггер 16 не обнаруживают следующий импульс. Сдвиг

512051936

момента времени ь (фиг. 8 ) вправо нал на выходе элемента И 12. Таким или влево от нулевой точки приводит образом, максимальна  задержка в к укорочению длительности выходного определении времени припадани  напр - сигнала датчика 1, что вызывает сиг- жени  сети равна ; -- (фиг. 8(Г).

28

п

23

./

Фиг.З

ФигЛФш1 .1

Claims (1)

1. УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ПАМЯТИ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ, содержащее первый датчик сетевого напряжения, первый и второй ключи, входы которых являются одними из входов устройства, первый и второй элементы И, элемент задержки, выход которого подключен к входу узла блокировки, выход которого является первым выходом устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены второй датчик сетевого напряжения, интегрирующие блоки, счетчики, триггеры и элемент ИЛИ, выход которого подключен к входу элемента задержки, а первый и второй входы соединены соответственно с выходами первого и второго элементов И, причем входы первого и вто рого датчиков сетевого напряжения являются другим входом устройства, выход первого датчика сетевого напряжения соединен с входом первого интегрирующего блока, первый выход которого подключен к входу установки в 0 первого счетчика и входам запуска первого триггера и первого ключа, а второй выход - к первому входу первого элемента И и входу сброса первого ключа, выход которого соединен со счетным входом первого счетчика, выход которого подключен к входу сброса первого триггера, прямой выход которого соединен с вторым входом первого элемента И, выход второго датчика сетевого напряжения подключен к входу второго интегрирующего блока, первый выход которого соединен со входом установки в 0 второго счетчика и входом сброса второго ключа, а второй выход с входами запуска второго триггера и второго ключа, выход которого подключен к счетному входу второго счетчика, выход которого соединен с входом сброса второго триггера и первым входом второго элемента И, „второй вход которого подключен к прямому выходу второго триггера, выход элемента ИЛИ является вторым выходом устройства.