SU1228096A1 - Устройство дл ввода информации - Google Patents

Abstract

Изобретение относитс  к области информационно-вычислительной техники и может быть использовано в цифровых системах сбора и обработки аналоговой информации. Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  одновременного ввода информации и программы обработки данных и организаци  более экономного использовани  пам ти и вычислительной мощности ЦВМ, заключающеес  в сокращении объема пам ти ЦВМ,зан той программами предварительной обработки входных си г- налов, в результате чего, увеличиваетс  количество объектов, обслуживаемых данной ЦВМ при сохранении ее вычислительной мощности. Устройство содержит коммутатор, аналого-цифровой преобразователь, буферный регистр , блок управлени ,-блок сопр жени , блок пам ти. Решение поставленной цели обеспечиваетс  организацией блока управлени , который содержит адресный регистр, дешифратор адреса, командный регистр, дешифратор команд, регистр управлени  режимом работы, элемент ИЛИ-НЕ, элемент И, управл емый делитель частоты.1 ил. с (О СЛ

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в цифровых .системах сбора и обработки аналоговой информации .

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  одновременного ввода информации и программы обработки данных .

На чертеже показана блок-схема предлагаемого устройства.

Устройство дл  ввода информации содержит коммутатор 1, аналого-цифровой преобразователь (АЦП) 2, бу- .ферный регистр 3, блок 4 сопр жени , блок 5 пам ти, блок 6 управлени  содержащий адресный регистр 7, дешифратор 8 адреса, командный регистр 9, дешифратор 10 команд, регистр 11 управлени  режимом работы, элемент ИЛИ-НЕ 12, элемент И 13, управл емый делитель -14 частоты.

Устройство работает . следующим образом.

Все операции синхронизируютс  сигналами, поступающими по первому входу устройства. На входы групп блока пам ти и блока сопр жени  подаетс команда, котора  состоит из адреса устройства ввода, адреса аналогового входа и кода длины зоны опроса и подготавливает к йриему блок сопр жени . Команда обращени  к устройству поступает в блок сопр жени , при этом блок сопр жени  принимает часть команды, котора  содержит адрес устройства ввода. В блоке сопр жени  распознаетс  адресна  комбинаци ,в результате в адресный регистр 7 записываетс  код адреса аналогового входа . Кроме того, этот сигнал разрешает обращение к блоку 5 пам ти и  вл етс  управл ющим сигналом. При наличии активного сигнала из блока сопр жени  устройство переходит в режим работы с управлением от блока 5 пам ти. Дл  каждого аналогового вход отведен элемент пам ти, адрес которого определ етс  адресом соответствующего , входа аналогового сигнала.Внутри элемента используетс  автоинкрементный метод адресации. Увеличение содержимого элемента выполн етс  по синхросигналам. Соответствующий элемент блока 5 пам ти содержит команды запуска АЦП 2, записи результата преобразовани  в буферный регистр и передачи, разрешени  опроса входов

коммутатора, а также команды необходимые дл  промежуточной обработки данных.

Информаци , относ ща с  к управлению устройством ввода и хран ща с  в блоке пам ти, поступает в блок 6 управлени  и в командный регистр. В этот регистр занос тс  коды операций запуска АЦП и разрешени  опроса входов коммутатора. Возможны три режима: адресньй, циклический, адресно-циклический , когда входы коммутатора опрашиваютс  поочередно в пределах некоторой зоны, заданной

5 граничными адресами. ХЬобой из указанных режимов можно задать, указьюа  длину зоны опроса, адресный режим соответствует нулевой зоне, а циклический имеет зону опроса, длина ко0 торой равна числу входов коммутатора. Длина зоны опроса, представленна  обратным кодом, вводитс  в регистр 11. На следующем такте из блока пам ти считываетс  команда запуска АЦП - от5 крываетс  элемент И 13, через который синхроимпульсы поступают на вход регистра 17. Количество импульсов,не- обходимьк, чтобы полностью заполнить регистр, очевидно равно зоне опроса.

Q При этом на выходе элемента ИЛИ-НЕ будет высокий потенциал, обеспечивающий открывание элемента И 13 и прохождение синхросигналов на суммирующие входы регистров 7 и 11 дл  всех комбинаций, кроме содержащей все единицы. Последн   комбинаци  будет иметь место лосле опроса всех входов коммутатора в пределах заданной зоны опроса. Импульсы, поступающие , в регистр 7, измен ют его содержимое , обеспечива  последовательное изменение адресов входов коммутатора . Очевидно,что циклический опрос входов представл етс  обратным вариантом предыдущему.

В св зи с тем, что программы обработки данных, поступающих по различным входам, могут иметь различную длину в циклическом и адресно-циклическом режимах скорость опроса входов коммутатора должна быть согласована со временем, необходимым дл  передачи необходимых программ и данных из блока пам ти, дл  этого синхросигналы поступают в регистры 7 и 11 че5 рез управл емый делитель 14 частоты. Управление коэффициентом делени  выполн етс  адресным кодом входа коммутатора , хран щимс  в регистре 7.

5

0

0

Этот код декодируетс  дешифратором 8, выходные сигналы которого используютс  дл  управлени  коммутатором и установки требуемого коэффициента усилени  усилител  АЦП. Выходные сигналы управл емого делител  используютс  также дл  запуска АЦП.По сигналу Конец преобразовани , формируемому АЦП, результат преобразовани  вводитс  в буферный регистр, из которого в нужный момент времени, определ емый командой блока пам ти, поступ т на выход устройства. По этому же тракту поступают и данные блока пам ти.

Предлагаемое устройство позвол ет более экономно расходовать пам ть ЭВМ за счет сокращени  объема пам ти ЭВМ, зан той программами управлени  вводом информации и промежуточной обработкой, в результате чего без увеличени  объема пам ти ЭВМ может быть увеличено количество обслуживаемых аналоговых объектов.

Claims (1)

1. Формула изобретени 

   . Устройство дл  ввода информации, содержащее коммутатор каналов, аналого-цифровой преобразователь,бу- .ферный регистр, блок сопр жени , . блок пам ти, входы группы блока пам ти и блока сопр жени   вл ютс  входами первой группы устройства, вход блока сопр жени   вл етс  первым входом устройства, выход блока сопр жени  подключен к второму входу блока пам ти, выходы группы блока сопр жени  и выходы блока пам ти подключены к входам первой и второй групп блока управлени , соответственно выходы группы блока управлени  подключены к адресным входам коммутатора и к входам группы аналого-цифрового преобразовател , информационные входы коммутатора - вл ютс  входами второй группы устройства, выход коммутатора подключен к первому входу аналого- цифрового преобразовател  выходы группы которого подключены к инфор- мационньм входам буферного регистра, а выход подключен к третьему входу блока управлени  и к первому управл ющему входу буферного регистра,информационные выходы которого  вл ютс  выходами второй группы устройства, первый выход блока управлени  подключен к второму входу аналого-циф- pOBoro преобразовател ,о т л и ч а ющ е е с   тем, что, с целью расширени  функциональных возможностей за счет обеспечени  одновременного ввода информации и программы обработки данных, первый вход блока управлени  и первый вход блока пам ти подключены к первому входй устройства , выход блока сопр жени  подключен к второму входу блока управлени  и  вл етс  выходом устройства, выходы

   группы блока пам ти  вл ютс  выходами первой группы устройства, второй выход блока управлени  подключен к второму управл ющему входу буферного регистра, блок управлени  содержит адресный регистр, дешифратор адреса , командный регистр, дешифратор команд, регистр управлени  режимом работы, элемент ИЛИ-НЕ элемент И, управл емый делитель частоты, входы

   группы адресного регистра  вл ютс  входами первой группы блока управлени , а выходы подключены к входам группы управл емого делител  частоты и дешифратора адреса, выходы которого  вл ютс  выходами группы блока управлени , входы групп командного регистра и регистра управлени  режимом работы  вл ютс  входами второй группы блока управлени , выходы командного регистра подключены к входам

   дешифратора команд, первый и второй выходы которого  вл ютс  вторым и первым выходами блока управлени ,третий вызСод подключен к входу дешифратора адреса, четвертый выход подключен к первому входу элемента И, вход командного регистра  вл етс  третьим входом блока управлени ,первый вход регистра управлени  режимом работы  вл етс  вторым входом

   блока управлени , а выходы подключены к входам элемента ИЛИ-НЕ,выход которого подключен к второму входу элемента И, третий вход которого подключен к выходу управл емого делител  частоты, вход которого  вл етс  первым входом блока управлени , выход элемента И подключен к входу адресного регистра и второму входу регистра управлени  режимом работы.

   Редактор Ю. Середа

   Составитель В. Базовкин

   Техред Г.Гербер Корректор А. Ференц

   Заказ 2303/49 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна ,4