2.К, блоки 3.1, 3.2,..., Зк-1 суммировани вычетов соответственно но модул м mz, тз,...т/г, сумматоры 4.1, 4.2,...,4 к-2 по модул м 1Пз, rn.i,...,mi, соответственно , корректор 5 дра числа, анализаторы 6.1, 6.2,...,6.к-2 индексов знаковых чисел, корректор 7 ранга числа, регистры 8.1, 8.2, 8.3 соответственно первой, второй и третьей цифр полиадического кода числа, счетчики 9.1,...,9 (к-1) соответственно по модул м m-i, 17)5,...,т/г, регистр И) поправки, выходы 11.1, 11.2,..., 1 .к полиадического кода , выход 12 поправки, выход 13 ранга числа выход 14 дра числа, первый 15.1 и второй 15.2 элементы задержки. Блок 3.i суммировани вычетов по модулю т, содержит функциональные преобразователи 16.1,16.2,...,16.г ( -|- ), регистры 17, сумматоры 18 по модулю ш,, элементы 19 задержкии блок 20 формировани числа переполнений. Устройство работает следующим образом. Модул рный код {ai, «2,..., otfc) исходного числа AG {0,1,...,М-1} , где ,„, (i 1,2,...,к); т/- основани системы; М к И1гп5, через входы устройства 1.1, 1.2,..., 1.К принимаетс во входные регистры 2.1, 2.2,...,2.к, после чего начинаетс операци формировани интегральных характеристик модул рного кода числа А. Остаток а, совпадающий е первой цифрой полиадического кода числа, подаетс с выхода регистра 2.1 в элемент 15.1 задержки, представл ющий собой цепочку из Г log2K последовательно соединенных регистров, и через Т тактов по вл етс на выходе элемента 15.1 задержки. На (Г-(-1) такте он заноситс в регистр 8.1. Остатки ai, 0.2..., « с выходов регистров 2.1, 2.2,...,2.к подаютс па соответствующие входы блоков 3.2,,,. З./с-1 суммировани вычетов по модул м т, шз,..., т. соответственно, выполненных по конЕ1ейерной схеме. С помощью функциональных преобразователей 16.1, 16.2,...,16.г (г , 1 2, 3,..., к), представл ющих собой ПЗУ емкостью , слов (j 1,2,...,г) разр дностью 1+Ь, бит, формируютс пары вычетов W,-(, a.2i)- q,(a2,-i)+q,{a2j)|rrii. 4г q(a2,-i)4- qt(a2/), 111, q,-(aO - a/M7 m, ; t 1, 2,..., i; M Суммирование вычетов q;(ai), q,(a2),..., q,(a,) продолжаетс в сумматорах 18 с переполнением. Промежуточные результаты на каждом такте занос тс в регистры 17. Полученна по истечении Iog2i -го такта величина 11Г 2q,(a,) f поступает на вход элемента 19 задержки, состо щего из цепочки из Г- Iog2i) регистров, и на Т-м такте по вл етс на первом выходе блока 3.1. Одновре.менно на выходе блока 20 формировани числа переполнений, вл ющемс вторым выходом блока 3.1, формируетс число fi,- переполнений, фощедших в ходе проведенного суммировани . Величина fjs, представл юща собой вторую цифру полиадического кода числа Л, с первого выхода 3.1 передаетс в регистр 8.2, а величин а Д-1 и т|; с второго выхода блока 3.1-1 и первого блока 3.1 поступают соответственно на первый и второй входы сумматора 4.1-2 3, 4,...,к), на первом выходе которого формируетс оценка а; lpi-i+ i /bii, на втором выходе - признак S со, б;, где Ш;- 1 при наличии переполнени при суммировании; oj, О при отсутствии переполнени ; б, - признак, формируемый на третьем выходе суматоров 4.2,...,4 к-3; б, 1 в случае, если сумма равна вычету in,- 1, б, О в остальных случа х. Величина аз совпадает с третьей цифрой полиадического кода числа А и поэтому подаетс в регистр 8.3 непосредственно. Оценки , (1 4, 5,..., к) подаютс на информационные входы счетчиков 9.1 соответственно. Признаки S, и 6, с выходов сумматора 4л-2 подаютс на соответствующие входы анализаторов 6.1-3,...,6. {i 4,5,...,к). Признак 5з подаетс также через элемент 15.2 задержки на счетный вход счетчика 9.1. На выходе анаизатора 6.i-2 формируетс поправка i-ro пор дка в,- SiV 6iS,i V...V6,--6,b...,64S3, котора поступает на счетный вход счетчика 9.i+l (i 4,5,6,...,к-1). Поправка в с выхода анализатора 6.к- передаетс в регистр 10 поправки, а также подаетс на первые входы корректоров 5 и 7 дра и ранга числа, на вторые входы которых поступают соответственно величины T)fe и k- В результате коррекции в счетчиках 9; получают i-ые цифры полиадического кода а,- |a,-|-€)i-i Im/. В корректоре 5 определ етс дро числа т| ),, в корректоре 7 - ранг р pA-f ©А числа А. Полученные интегральные характеристики исходного модул рного кода ai, а,..., а, , р-и Т снимаютс с выходов 11.1, 11.2,..., 1,, 12, 13 и 14 соответственно. Благодар конвейерной структуре предлагаемого устройства формирование интегральных характеристик каждого последующего числа может быть начато после одного такта выполнени операций по формированию интегральных характеристик предыдущего числа. Формула изобретени Устройство дл формировани интегральных характеристик модул рного кода, содержащее к входных регистров (к - число модулей системы), входы которых вл ютс входами устройства, (к.-2) блоков суммировани вычетов по модул м mz, rn3,...,, соответственно, анализатор индексов знаковых чисел и регистр поправки, выход которого вл етс выходом поправки устройства, отличающеес тем, что, с целью расширени функциональных возможностей за счет получени ранга, дра и полиадического кода числа, в него введены первый и второй элементы задержки, дополнительный блок суммировани вычетов по модулю т, (к-2) сумматоров по модул м шз,..-, nifc соответственно, корректор дра, (к-4) дополнительных анализаторов индексов знаковых чисел, корректор ранга, регистры трех младших цифр полиадического кода и (к-3) счетчиков по модул м т4, ГП5,..., т/г, выходы которых вл ютс выходами полиадического кода устройства , выход корректора дра вл етс выходом дра устройства, а-выход корректора ранга числа - выходом ранга устройства , выход первого входного регистра через первый элемент задержки соединен с входом регистра первой младшей цифры полиадического кода, j-й вход блока суммировани вычетов по модулю т;, подключен к выходу j-ro входного регистра (где i 2,3,..., К; j 1, 2,..., i), первый выход блока суммировани вычетов по модулю т2 подключен к входу регистра второй младшей цифры полиадического кода, первый иi второй входы i-ro сумматора по модулю гп,+2 (i 1,2,..., К-2) подключены к второму и первому выходам блоков суммировани вычетов по модул м m,+i и т,+2 соответственно, первый и второй выходы блока суммировани вычетов по модулю mfc подключены к вторым входам корректоров дра и ранга числа соответственно, первые входы которых и вход регистра поправки объединены и подключены к выходу (К-3)-го анализатора индексов знаковых чисел, первый выход первого сумматора по модулю Шз подключен к входу регистра третьей младшей цифры полиадического кода, а его второй выход через второй элемент задержки подключен к счетному входу первого счетчика по модулю 014, первый вход i-ro сумматора по модулю т,.2 (i 2, 3,...,К-2) подключен к информационному входу счетчика по модулю т;+2, счетный вход счетчика по модулю т,--(2 (i 3, 4,..., К-2) подключен к выходу (i-2)-го анализатора индексов знаковых чисел соответственно, (2j - 1)-й и входы i-ro анализатора индексов знаковых чисел подключены соответственно к второму выходу j-ro и третьему выходу (Е+1)-го сумматоров дл всех j 1, 2,..., i+1, t 1,2,..., i, i 1, 2,..., к-3.