SU1288694A1 - Логарифмический преобразователь "Частота-код - Google Patents

Abstract

Изобретение относитс  к области импульсной техники и может быть использовано в вычислительной технике и системах автоматики. Целью изобретени   вл етс  расширение диапазона частоты внутренней логарифмической развертки преобразуемого импульсного сигнала. В состав преобразовател  вход т счетчик 4 адреса, блок 5 пам ти , дешифратор 15, три счетчика 20- 22, счетчик-сумматор 25, схема 23 сравнени , элементы И 3,9,11,24 (трехвходовый), элемент ИЛИ 10, 1К-триггер 12, счетный 13 триггер, RS-триггер 14, два формировател  16, 17 импульсов, два элемента 18,19 задержки . В данном преобразователе расширение диапазона преобразовани  достигаетс  схематехническими решени ми , в частности введением счетчика адреса и блока пам ти, в котором запоминаетс  целое число малых периодов входных импульсов, на которых осуществл етс  внутренн   логарифмическа  развертка с требуемой точностью. 1 ил. (/) х 00 05 со 4

Description

Изобретение относитс  к вычислительной технике и может быть использовано в объектах автоматики.

Целью изобретени   вл етс  расширение диапазона частоты внутренней логарифмической развертки преобразуемого импульсного сигнала.

На чертеже предстайлена функциональна  схема логарифмического преобразовател  частота-код.

Преобразователь состоит из схемы 1 управлени  формированием импульсов , блока 2 определени  результата, первого элемента И 3, счетчика 4 адреса , блока 5 пам ти, входа 6 преобразуемой частоты, входа 7 тактовых импульсов, входа 8 Пуск. Схема 1 управлени  формированием импульсов содержит второй элемент И 9, элемент

та, с выхода элемента 19 задержки поступает сигнал на К-вход триггера 12. Триггер 12 перебрасываетс  в состо ние О и запирает элемент И 11.

5 Структура, включающа  счетчики 20- 22 вместе со схемой 23 сравнени  (чисел) и счетчиком-сумматором.25, образует цифровое устройство определени  логарифма, которое работает

О аналогично известному устройству с той лишь разницей, что в счетчике- сумматоре 25, работающем в режиме вычитающего счетчика, воспроизводитс  отрезок отрицательной логарифмической

5 зависимости -Int, ti , где 9 -по- рог, начина  с которого-данна  структура обеспечивает требуемую точ - ность.

Таким образом, перва  мера по

ИЛИ 10, третий элемент И 11, 1К-триг-20 обеспечению требуемой точности заклю- гер 12, счетный триггер 13, RS-триг- гер 14, дешифратор 15, первый 16 и второй 17 формирователи импульсов и первый 18 и второй 19 элементы задержки . Блок 2 определени  результа- 25 та содержит первь1Й 20, второй 21 и третий 22 счетчики, схему 23 сравнечаетс  в искусственном сужении интервала внутренней функциональной развертки. Так, например, при логарифмическом преобразовании с относительной погрешностью не хуже, чем 10 , одним из целесообразных значеоН

НИИ порога TV логично считать -д 2 16384 такта. Пусть период Т., -

ни , трехвходовый элемент И 24, счетчик-сумматор 25 и выход 26 преобразовател  . ,

Преобразователь работает следующим образом.

В исходном состо нии триггеры 12- 14 наход тс  в нулевом состо нии, сигнал на входе Пуск равен нулю.

элементы И 9 и 11 заперты, тактовые импульсы не проход т через элемент И 9, информационные импульсы частоты f не проход т через элемент И 11.

После по влени  сигнала 1 на входе Пуск, сбрасываютс  в О счетчики 4,20 и 21 и счетчик-сумматор 25, в счетчике 22 устанавливаетс  единица в младшем разр де. Сигнал Пуск проходит через элемент ИЛИ 10 на вход триггера 12, который перебрасываетс  в состо ние 1 и открывает элемент И 11 дл  прохождени  импульсов частоты f . Ближайший импульс частоты f поступает через элемент И 11 на вход счетного триггера 13 и перебрасывает его в состо ние 1. Открываетс  элемент И 9, и тактовые импульсы начинают поступать на входы счетчиков 20 и 22. Одновременно открываетс  элемент И 3 дл  прохождени  импульсов частоты fj( на вход счетчика 4. Через врем -задержки Г , меншее одного такта , с выхода элемента 19 задержки поступает сигнал на К-вход триггера 12. Триггер 12 перебрасываетс  в состо ние О и запирает элемент И 11.

Структура, включающа  счетчики 20- 22 вместе со схемой 23 сравнени  (чисел) и счетчиком-сумматором.25, образует цифровое устройство определени  логарифма, которое работает

аналогично известному устройству с той лишь разницей, что в счетчике- сумматоре 25, работающем в режиме вычитающего счетчика, воспроизводитс  отрезок отрицательной логарифмической

зависимости -Int, ti , где 9 -по- рог, начина  с которого-данна  структура обеспечивает требуемую точ - ность.

Таким образом, перва  мера по

обеспечению требуемой точности заклю

чаетс  в искусственном сужении интервала внутренней функциональной развертки. Так, например, при логарифмическом преобразовании с относительной погрешностью не хуже, чем 10 , одним из целесообразных значеоН

НИИ порога TV логично считать -д 2 16384 такта. Пусть период Т., -

превышает о f , где

fo тактова 

частота, тогда в момент t Д срабатывает дешифратор 15, триггер 14 пег- ребрасываетс  в состо ние 1, элемент И 24 отпираетс  и пропускает импульсы со схемы 23 сравнени  (чисел ) . Через врем  задержки элемента 18 задержки единичный сигнал проходит через элемент ИЛИ 10 и перевоДит в единичное состо ние триггер 12. Отпираетс  элемент И 11 дл  прохождени  импульса частоты f . Кроме того , в момент срабатывани  дешифратора 15 формирователь 16 импульсов

формирует импульс, управл ющий установкой числа Сг( л) в счетчик 20.

Точностью коррекции структуры : внутренней логарифмической развертки

в момент t / достаточно проводить только по содержимому счетчика 20. Дл  рассмо гренного периода, где и 16384, точность последующей развертки обеспечиваетс  при дес тиразр дном счетчике 20, семиразр дных счетчиках 21 и 22 и четырнадцатиразр дном счетчике-сумматоре 25 при ввеении в счетчик 20 корректирующего воздействи  Gr() 493. Эта втора 

мера повышени  точности преобразовани  .

В момент t Т в счетчике-сумматоре 25 получают

-(In 1п А) In-Pi -Inf,

(1) где f(j - тактова  частота, Гц.

Слагаемое 1п Л - lnfQ const не зависит от частоты и его требуетс  компенсировать. В блоке 5 пам ти в  чейке с первым адресом записываетс 

Ьд -In-A +

Inf.

(2)

Очередной импульс частоты f проходит через открытый элемент И 11 и перебрасывает триггер 13 в нулевое состо ние. При этом элемент И 3 запираетс . Считаетс , что задержка сигнала f на элементах 11 и 13 недостаточна дл  ложного срабатывани  элемента ИЗ и счетчика 4 адреса. Формирователь 17 импульсов выдел ет импульс, поступающий на вход активи- зации сложени  в счетчике-сумматоре 25 его содержимого (1) с выходным сигналом блока 5 пам ти.

В результате на счетчике-сумматоре 25 образуетс  требуемьш сигнал

-In Т, Inf,

(3)

JB предложенном варианте функциональной схемы используютс  микросхемы пам ти, не требующие сигнала активизации чтени .

В случае, когда динамический диапазон велик (например, 100 i40 кГц при тактовой частоте f 10 Гц), устройство должно обеспечить требуемую точность (например, 10 также и на тех периодах, где TX

)(f c

меньше 10 тактов).

выданном случае при

По данному периоду это сделать нельз . В предложенном устройстве реализована следующа  мера по расширению динамического диапазона. Логарифмическа  развертка осуществл етс  на интервале времени, содержащем наименьшее целое число f периодов Т.( . После срабатывани  в момент

50 элемент ИЛИ, причем вход Пуск преобразовател  соединен с входами сбро . са счетчика адреса, первого и второго счетчиков и счетчика-сумматора,

1Т 1 II

С ВХОДОМ установки 1 третьего счет

t ; -дешифратора 15 и триггера 14 триггер 12 переходит в единичное состо ние , подготавлива  тем самым прек-55 -чика и с первым входом элемента ИЛИ, ращение логарифмической развертки выход первого элемента И соединен со

счетным входом счетчика адреса, выход которого соединен с адресным

очередным импульсом частоты f. За врем  hT на вход счетчика 4 адреса поступают г-1 импульсов, а сумма имвходом блока пам ти, выход которого

пульсов, поступивших на счетный вход счетчика-сумматора 25, равна

-(ln(rT,f)) -InT,+ln i-lnfo-lnr.

(4)

В (г-1)-й  чейке блока 5 пам ти записано

h, -1п Х+ lnfj,+ Inr.

(5)

Суммирование в счетчике-сумматоре 25 величин (4) и (5) приводит к результату

(6)

Z Inf -InT,

который обеспечиваетс  без потери требуемой точности. Погрешность & Z - InfW заключена в интервале

20

- -f.

-1,

от единицы младшего

14-го разр да.

Claims (1)

1. Формула изобретени 

   Логарифмический преобразователь чатота-код, содержащий первый, второй и третий счетчики, счетчик-сумматор и схему сравнени , причем выход переполнени  первого счетчика

   соединен со счетным входом второго счетчика, первый информационный выход которого соединен с первым информационным входом схемы сравнени , второй информационный вход которой

   соединен с выходом третьего счетчика, вход сброса которого соединен с выходом схемы сравнени , выход счетчика-сумматора  вл етс  выходом преобразовател , отличающийс 

   тем, что, с целью расширени  диапазона частоты внутренней логарифмической развертки преобразуемого импульсного сигнала, в него овведены блок пам ти , счетчик адреса, дешифратор,

   1К-триггер, счетньй триггер, RS-триг- гер, первый и второй формирователи импульсов, первый и второй элементы задержки, трехвходовый элемент И, первый, второй и третий элементы И и

   элемент ИЛИ, причем вход Пуск преобразовател  соединен с входами сбро- .са счетчика адреса, первого и второго счетчиков и счетчика-сумматора,

   1Т 1 II

   С ВХОДОМ установки 1 третьего счетчика и с первым входом элемента ИЛИ, выход первого элемента И соединен со

   входом блока пам ти, выход которого

   соединен с входом установки числа счетчика-сумматора, счетный вход которого соединен с выходом трехвходо- вого элемента И, первый вход :которо- го соединен с пр мым выходом счетного триггера и первыми входами первого и второго элементов И, вход тактовых импульсов преобразовател  сое- динен с вторым входом второго эле- мента И, выход которого соединен со счетными входами первого и третьего счетчиков, второй информационньш выход второго;счетчика соединен с входом дешифратора, выход которого соединен , с S-входом RS-триггера и через первый формирователь импульсов с установочным входом первого счетчика, выход RS-триггера соединен с вторым входом трехвходового элемента И и

   через первый элемент задержки с вторым входом элемента ИЛИ, выход котог рого соединен с 1-входом 1К-тригге- ра, выход которого соединен с пер-,

   вым входом третьего элемента И, выход которого соединен со счетным входом счетного триггера, единичный выход которого через второй элемент задержки соединен с К-входом 1К-триггера , вход преобразуемой частоты преобразовател  соединен с вторыми входами первого и третьего элементов И, инверсный выход счетного триггера соединен через второй формирователь импульсов с К-входом

   RS-триггера и входом управлени  сложением счетчика сумматора, третий вход трехвходового элемента И соединен с выходом схемы сравнени .