SU1317595A2 - Преобразователь напр жени - Google Patents

Description

113

Изобретение относитс  к электронике , может быть использовано во вторичных источниках питани  радиоэлектронной аппаратуры и  вл етс  усовершенствованием изобретени  по авт.св. №1141531.

Цель изобретени  - уменьшение уровн  помех и улучшение массогаба- ритных показателей преобразовател  путем уменьшени  величины емкостных фильтров.

На фиг.1 представлена схема предлагаемого устройства; на фиг.2 - схема блока управлени ; на фиг.З - временна  диаграмма работы устройства.

Устройство (фиг.) содержит под- .ключенный к входным выводам выпр митель 15 соединенный с ним через емкостный фильтр 2 преобразователь 3 посто нного напр жени J блок 4 подавлени  помех, состо щий из диодов 5 и 6, катоды которых подключены к одному из входов компаратора 7, вто-, рой вход которого соединен с положительным выводом выпр мител  1, а выход подключен к входам блока 8 управлени  и полупроводникового ключа 9, включенного между минусовым выводом выпр мител  1 и вторым входным выводом преобразовател  3 посто нного напр жени , к точке соединени  которых подключены полупроводниковые ключи 10 и 11, вторые выводы которых соединены с вспомогательным сетевым емкостным фильтром 12, полупроводни- :ковым ключом 13 И вспомогатбльным сетевым емкостным фильтром 14, полупроводниковым ключом 15 соответственно , причем входы управлени  одной пары полупроводниковых ключей 11 и 13 соединены с первым выходом блока 8 управлени , входы управлени  другой пары полупроводниковых ключей 10 и 15 - с вторым выходом блока 8 управлени , а аноды диодов 5 и 6 сое- цине ны с первым и вторым входньми выводами соответственно.

Блок 8 управлени  (фиг.2) может быть выполнен в виде триггера I6, информационный вход которого подсоединен к его инверсному выходу, тактовый вход - к выходу компаратора 7 и входам схем 1 7 и 18 совпадени  2ИЛЙ-НЕ, вторые входы которых подсоединены к пр мому и инверсному выходам триггера 16 соответственно, а выходы - к управл ющим входам полупроводниковых ключей 11, 13 и 10, 15 соответственно.

2

Временна  диаграмма работы устройства приведена на фиг.З, где индексы напр жений соответствуют элементам схем.

Преобразователь напр жени  работает следующим образом.

В момент Т начинаетс  зар д основного сетевого емкостного фильтра 2. По сигналу с компаратора 7 происходит размыкание ключа 9. Одновременно сигналы с инверсного выхода триггера 16 и компаратора 7 через схему 18 совпсщени  формируют сигнал замыкани  ключей 10 и 15. При этом

через ключ 10 вспомогательньш сетевой емкостный фильтр 12 подсоедин етс  к преобразователю 3 посто нного напр жени , а два других фильтра от него отключены и подключены к выходу

выпр мител  1.

В момент Tj фильтры 2 и 14 зар жаютс  до амплитуды сетевого напр жени , по сигналу с компаратора. 7 происходит замыкание ключа 9 и размыкание ключей 10 и 15. С этого момента питание преобразовател  3 осуществл етс  от фильтра 2; зар женньй вспомогательный фильтр 14 и разр женный вспомогательный фильтр.12 наход тс  в отключенном состо нии. Начина  с момента Т по сигналу с компаратора 7 ключ 9 снова размыкаетс , а ключи 11 и 13 по сигналу со схемы 17 совпадени  замыкаютс  и осущест- .

вл ют питание преобразовател  3 от вспомогательного фильтра 14 и зар д фильтра 12 соответственно.

В момент 1 по сигналу с компаратора 7 замыкаетс  ключ 9 и размыкаютс  ключи II и 13; зар женный вспомогательный фильтр 12 и разр женный вспомогательный фильтр 14 наход тс  в отключенном состо нии, питание преобразовател  3 осуществл етс  от основного фильтра 2.

Таким образом, изобретение обеспечивает непрерывную работу преобразо- ватеп  одновременно с уменьшением уровн  радиопомех и величины емкостных фильтров нагрузки.

Claims (1)

1. Формула изобретени 

   Преобразователь напр жени  по авт. св. № 1141531, отличающийс  тем, что, с целью уменьшени  уровн  радиопомех и улучшени  массогабаритных показателей путем

   3131

   уменьшени  емкостных фильтров, в него введены блок управлени , две пары полупроводниковых ключей, первый и второй вспомогательные емкостные фильтры, соединенные .первым выводом с первым входным выводом преобразовател  посто нного напр жени , а вторым выводом каждый - с силовым выводом одного из соответствующей пары полупроводниковых ключей, один из ко торых соединен с отрицательным выводом емкостного фильтра, а другой - с вторым входным выводом преобразовател  посто нного напр жени , причем управл ющие входы пар полупроводникоОт АонfJOpO/TJOро 7

   5954

   вых ключей соединены с выходами блока управлени , вход которого соединен с выходом компаратора, причем блок управлени  выполнен в виде двух схем совпадени  2ИЛИ-НЕ и триггера, тактовый вход которого подсоединен к выходу компаратора и входу двух схем совпадени  2ИЛИ-НЕ, вторые входы которых подсоединены к пр мому и инверсному /О выходам триггера соответственно, а

   выходы схем совпадени  2ИЛИ-НЕ соединены с входами полупроводниковых ключей , причем информационный вход триггера соединен с его инверсным выхо- t5 дом.

   к у пр.

   Л /7Л7 Уег/

   7113

   .

   (/ей

   бходам 10,15

   Фиг. 2