SU1317687A2 - Устройство формировани сигнала дл коррекции искажений телевизионного изображени - Google Patents

Abstract

Изобретение м.б. использовано в вещательном и прикладном телевидении в составе.телевизионных систем авто- матич. коррекции искажений изображений с обратной св зью, в реальном масштабе времени. Цель изобретени  - повьшгение точности коррекции искажений изображени . Устр-во содержит датчик 1 видеосигнала, тест-таблицу 2, синхронизатор 3, г-р 4 эталонного сигнала, г-р 5 весового сигнала,г-р 6 ортогональных сигналов, процессор 7, блок 8 пам ти, блок 9 весового суммировани , блок Ю вычитани , формирователь 11 модул  сигнала, пере (Л 00 д О5 оо 14)

Description

13

множитель 12, интегратор 13, координатный блок 17, блок 22 задани  порога . Вновь введены АЦП 14, регистр 15 пам ти, цифровой блок 16 вычитани , компаратор 18, блок 19 пам ти адреса, блок 20 регистров пам ти, блок 21 стробировани , ЦАП 23, Единица записанна  в  чейку пам ти блока 19, говорит о необходимости коррекции, а адрес этой  чейки - о координате участка, подлежащего коррекции на телевизионном растре„ После заполнени  блока 19 информацией об участках, подлежащих коррекции, включают про

1

Изобретение относитс  к телевидению и может быть использовано в ве- ща вльном и прикладном телевидении в составе телевизионных систем автоматической коррекции искажений изображений с обратной св зью, в реальном масштабе времени.

Цель изобретени  - повьшение точности коррекции искажений телевизионного изображени .

На фиг. 1 изображена структурна  электрическа  схема устройства формировани  сигнала дл  коррекции искажений телевизионного изображени  на фиГо 2 - структурна  электрическа  схема блока пам ти адреса. .

Устройство формировани  сигнала дл  коррекции искажений телевизионного изображени  содержит датчик 1 видеосигнала , тест-таблицу 2, синхронизатор 3, генератор 4 эталонного сигнала , генератор 5 весового сигнала, генератор 6 ортогональных сигналов. Процессор 7, блок 8 пам ти, блок 9 весового суммировани , последовательно включенные блок 10 вычитани , формирователь 11 модул  сигнала, перемножитель 12 и интегратор 13, аналого-цифровой преобразователь 14, регистр 15 пам ти, цифровой блок 16 вычитани , координатный блок 17, компаратор 18, блок 19 пам ти адреса, блок 20 регистров пам ти, блок 21 стробировани , блок 22 задани  порога , цифроаналоговый преобразователь 23, причем сигнальньй выход датчика

7687

цессор 7 на выполнение программы Коррекци  П. На шине данных производитс  по первому адресу в один из блоков 19 запись кода первого пробного воздействи . Аналогично происходит оценка по интегральному крите- рюо качества, выполн етс  программа минимизации. Затем процессор 7 определ ет оптймальньш код второго параметра регулировани  и т.д. дл  всех параметров. Далее адрес увеличиваетс  на единицу и осуществл етс  поиск оптимальных кодов управлени  дл  др. участка коррекции. 2 ил

5

5

0

5

0

видеосигнала соединен с первым входом блока 10 вычитани , синкровыход датчика Т соединен с синхровходами генератора 5, генератора 4, синхронизатора 3, генератора 6 и счетным входом координатного блока 17, первый , второй и третий выходы синхронизатора 3 соединены соответственно с синхровходом процессора 7, у прав- л ющимй входами генератора 5 и генератора 6 и установочным входом интегратора 13, выход которого соединен с входом данных процессора 7 и входом аналого-цифрового преобразовател  14, выход которого соединен с входом регистра 15 и первым входом цифрового блока 16 вычитани , второй вход которого соединен с выходом регистра 15, а выход - с первым входом компаратора 18, второй вход которого соединен, с выходом блока 22, а выход- с первым входом блока 19 пам ти, син- хровыход координатного/блока 17 соединен с синхровходами аналого-цифрового преобразовател  14 и регистра 15, а адресньй выход - с вторым входом блока 19 пам ти, первый выход блока 19 пам ти соединен с первым входом блока 20 регистров, а второй выход - с .управл ющим входом блока 21 Стробировани , выход блока 20 регистров соединен с первым входом блока 21 стробировани , выход которого соединен с входом цифроаналогового преобразовател  23, выход которого соединен с корректирующим входом датчика 1, выход генератора 4 соединен с. первым входом блока 10 вычитани ,а выход генератора 5 - с вторым входом перемнбжител  12, первый и второй выходы процессора 7 соединены с соответствующими первым и вторым входами блока 8 пам ти и вторым и третьим входами блока 20 регистров, выход блока 8 па1 1 ти соединен с первым входом

блока 9 весового суммировани , второйfО черно-белые участки в вертикальном

вход которого соединен с выходом генератора 6, а выход - с управл ющим входом датчика 1. Выход датчика 1 соединен с вторым входом блока 10 вычитани  10, выход которого череэ фор-15 форми руетс  искаженный сигнал. Дл 

мирователь 11 - с вторым входом перемножител  12, выход которого соединен с входом интегратора 13. Кроме того, блок 19 пам ти адреса содержит

блок 24 пам ти, счетчик 25 импульсов,20 т.п.) датчика 1 подаютс  сигналы дл 

регистр 26, дешифратор 27 конца стро- :ки, дешифратор 28 конца пол , цифровой коммутатор 29, блок 30 выделени  пол , элемент И 31, элемент ИЛИ 32, ключи 33 и 34, общую шину 35 и шину 36 источника питани , причем вход цифрового коммутатора 29  вл етс  лервым входом блока 19 пам ти, вто- 1рой вход цифрового коммутатора 29 соединен с общей шиной 35, управл ющий вход - с первым входом элемента ИЛИ 32 и выходом блока 30, первый вход которого через ключ 34 соединен общей шиной 35, а второй вход соединен с выходом дешифратора 28 и первым входом регистра 26, второй вход которого соединен с первым выходом дешифратора 27, второй выход которого соединен с первым входом счетчика 25, установочные входы которого соединены с выходами регистра 26, а выходы соединены с установочными входами регистра 26 и  вл ютс  первым выходом блока 19. Дополнительньй выход счетчика 25 соединен с пер-45 шине данных в виде двоичных кодов на

вым входом блока 24 пам ти и  вл етс  вторым выходом блока 19, второй вход блока 24 пам ти соединен с выходом элемента И 31, первый вход которого соединен с выходом эле- мента ИЛИ 32, второй вход которого через ключ 33 соединен с шиной 36. Входы дешифраторов 27, 28, блока 24 пам ти и второй вход элемента И 31  вл ютс  вторым входом блока 19 пам ти,управл ющий вход блока 24 пам ти соединен с цифровым коммутатором 29.

Устройство формировани  сигнала дл  коррекции искажений телевизионного изображени  работает следующим образом

Датчик 1 развертывает с тест-таб- |лицы 2 оптическое эталонное изображение . Тест-таблица 2 предстал ет собой черно-белый оптический тест, в котором расположены чередующиес 

и горизонтальном направлении, причем длительность этих участков дискретно мен етс  по случайному закону. На сигнальном выходе датчика 1

коррекции искажений на управл ющем входе (фокусирующе-отклон ющей системе , видеоусилителю, у-корректору, электродам электронно-лучевой трубки

5

0

коррекции искажений с выходов блока 9 весового суммировани . Каждый отдельный сигнал дл  коррекции искажений предстал ет собой взвешенную сумму ортогональных сигналов, определенных на поле растра и синхронных с телевизионной разверткой. Поэтому дл  формировани  корректирующих сигналов на второй вход блока 9 весового суммировани  поступает набор ортогональных сигналов с выхода генератора 6, а на первый вход блока 9 весового суммировани  подаетс  по шине данных с выхода блока 8 пам ти сиг- 5 налы управлени  весовыми коэффициентами ортогональных сигналов в виде двоичньпс кодов. Перед началом формировани  сигналов дл  коррекции искажений телевизионного изображени  на втором выходе процессора 7 устанавливаютс  начальные значени  сигналов дл  каждого из формируемых корректи- сигналов. Эти начальные значени  сигналов управлени  подаютс  по

0

информационные входы блока 8 пам ти и записываютс  в его соответствующие регистры по адресу, приход щему по шине адреса в виде двоичного кода с первого выхода процессора 7 на вход записи блока 8 пам ти. Вследствие этого на выходе блока 9 весового суммировани  формируютс  сигналы дл  коррекции искажений телевизионного изображени  в виде первоначально взвешенных сумм ортогональных сигналов . Эти сигналы воздействуют на цепи управлени  датчика 1, на сигнальном выходе которого формируетс  первоначально корректированный сигнал от оптического эталонного изображени . Далее видеосигнал подаетс  на второй вход блока 10 вычитани , а на первый вход - сигнал с выхода генератора 4. На выходе.блока 10 вычитани  формируетс  разностный сигнал, который подаетс  на вход формировател  11. На выходе последнего получаетс  сигнал ошибки, представл ющий собой модуль разности текущих значений первоначально корректированного видеосигнала и электрического эталонного сигнала. Сигнал ошибки характе- |)Изует распределение по полю растра всех видов телевизионных искажений в первоначально корректированном видеосигнале , а следовательно, и точност формировани  первоначально сформированного сигнала дл  коррекции искажений i Сигнал ошибки с выхода формировател  11 подаетс  на первьш вход перемножител  12, на другой вход которого поступает весовой сигнал с выхода генератора 5, Форма весового сиг-нала подбираетс  такой, чтобы обеспечить требуемую точность коррекции -по полю растра. На вькоде перемножител  12 формируетс  взвешенньш по полю растра сигнал ошибки, который подаетс  на первый вход интегратора 13, на установочньй вход которого подаетс  импульс сброса, формируемый на третьем выходе синхронизатора 3 через одно поле телевизионной развертки в конце кадрового гас щего импульса. Интегратор 13 формирует в конце пр мого хода кадровой развертки интегральную оценку, котора  однозначно определ ет качество коррекции искажений видеосигнала и последовательно точность формировани  сигнала дл  коррекции. Интегральна  оценка поступает на вход данных процессора 7, где преобразуетс  в двоичный код,  вл ющийс  отсчетом оценки, котора  записываетс  в соответствующую  чейку пам ти его запоминающего устройства в момент прихода на синхровход импульса , поступающего с первого выхода синхронизатора 3. После этого процессор 7 измен ет по заданной программе на своем втором выходе значени  сигналов управлени  весовыми коэффициентами ортогональньтх сигналов относительно их предшествующих значений. Эти изменени  прикладываютс  к первому входу блока 9 весового суммировани , на выходе которого

Ю

17687- .6

формируютс  измененные сигналы дл  коррекции искажени  телевизионного изображени , Которые подаютс  на управл ющий вход датчика 1. В результате на вход данных процессора 7 с выхода интегратора 13 поступает нова  интегральна  оценка качества коррекции Подобный цикл повтор етс  несколько раз и по набору числовых оценок интегральной оценки качества, использу  один из алгоритмов численной минимизации, вычисл етс  опти- . мальное значение сигнала управлени  весовыми коэффициентами ортогональных сигналов и результат вычислени  записываетс  в  чейки блока 8 пам ти , а на выходе блока 9 весового суммировани  окончательно формируетс  сигнал коррекции. Подобным образом формируютс  и прочие сигналы коррекции , которые, воздейству  на соответствующие цепи управлени  датчиком 1, корректируют искажени  телевизионного изображени о На счетньш вход координатного блока 17 поступают им15

20

25

kf

cтp

где

0

пульсы частотой следовани  fcT-p - строчна  частота; k - число зон коррекции, укладываемое вдоль строки, и импульсы с частотой ff-m с хода датчика 1 ..kf

стр - синхроны - Импульсы с частотой

стр поступают на счетньш вход одного счетчика, а импульсы с частотой f (;.р - на счетный вход другого счетчика . Один счетчик, имеющий ког-ффйци5 ент делени  k, делит строку на k участ ков, другой - делит кадровое направление на h участков. Таким образом , по полю растра организуетс  k h участков, каждому из которых

0 ставитс  в соответствие одно состо ние из всех возможных, которые могут прин ть два счетчика. Дл  синхронизации аналого-цифрового преобразовател  14 и-регистра 15 пам ти на синхро5 выходе координатного блока 17 получают продифференцированные импульсы частотой kfcrp Аналого-цифровой пре- образ ователь 14 по синхроимпульсам, поступающим на синхровход, вьфабаты0 вает цифровой эквивалент аналогового сигнала, поступающего на его вход. Цифровой сигнал с его выхода поступает на D-входы регистра 15 и второй .вход цифрового блока 16 вычитани .

5 Запись в регистр 15 происходит с той же частотой, что -и синхронизаци  аналого-цифрового преобразовател  1 сЕсли на выходе аналого-цифрового преобразовател  14 по вл етс  цифровой си-гнал

1-го преобразовани , то в регистре 15 оказываетс  записанным цифровой сигнал (i-1)-ro преобразовани . Поэтому на втором входе цифрового блока 16 вычитани  по вл етс  цифровой сигнал i-ro преобразовани , а на первом входе - (i-l)-ro. Положени  переключателей в блоке 22 задани  порога определ ет пороговьш код, который сравниваетс  с разностным кодом i-ro и (i-1)-ro цикла преобразовани . Если разностный код, поступающий на первый вход компаратора 18, оказываетс  больше порогового кода, поступающего на второй вход компаратора 18. То на выходе последнего по вл етс  высокий логический потенциал, если меньше - низкий. Блок 19 пам ти (фиг. 2) имеет несколько режимов работы . В первом режиме он подготавливаетс  к работе, дл  чего замыкаетс  ключ 33, в результате чего на один из входов элемента ИЛИ 32 подаетс 

20 этой  чейки - о координате участка, подлежащего коррекции на телевизионном растре. Через поле весь растр оказьшаетс  просмотренньм, и нужные  чейки пам ти заполнены единицами.

высокий логический потенциал, которьш поступает на вход элемента И 31, на 25 Начинаетс  третий режим работы - счи- второй вход которого поступают импуль- тывание информации, записанной в пасы с частотой Эти импульсы про- м ть блока 19 в реальном масштабе ход т через элемент И 31 и поступают времени синхронно с телевизонной раз- на вход Запись-считывание блока 24 верткойо Каждому участку растра, под- пам ти, иницииру  режим записи в этот 30 лежащему коррекции, необходимо выде- блок. На информационный вход блока лить участок пам ти в блоке 20 реги- .24 пам ти с выхода цифрового коммута- стров, в котором находитс  код кор- |Тора 29 поступает низкий логический рекциио Кроме того, этот код должен уровень, а на адресный вход - мен ю- по вл тьс  синхронно с разверткой щийс  синхронно с телевизионной раз- 5 изображени  в требуемом месте. Дл  верткой код, формируемый счетчиком 25 адресации участков пам ти в блоке 20 блока 19 пам ти. В результате з а один кадр в  чейке блока 24 пам ти (а их столько же, сколько зон разбиени  в координатном блоке 17) записываютс  нулиа После размыкани  ключа 33 процесс записи прекращаетс , так как снимаютс  импульсы записи элементом И 31. Второй режим работы осуществл етс  замыканием ключа 34, при этом инициируетс  блок 30, который формирует импульс длительностью в телевизионное поле„ Этот импульс переключает цифровой коммутатор 29, соедин   информационный вход блока 24 пам ти с выходом компаратора 18. Тот же потенциал по второму входу элемента ИЛИ 32 подключает импульсы записи к входу Запись-считывание блока 24

регистров используетс  счетчик 25, который считает число единиц, запи- .санных в блоке 19 пам ти. Но одна

40 строка блока 19 пам ти при развертке изображени  считываетс  столько раз, сколько строк изображени  формируют участок коррекции по кадру. Чтобы исключить лишний счет при пов45 торах, использован регистр 26, который в пределех одной строки блока 19 пам ти нав зьшает счетчику 25 начальную фазу в начале каждой строки телевизионного растра. Дл  этого в конце

50 последней телевизионной строки, формирующей границу участка коррекции по кадру, дешифратором 27 формируетс  импульс расположенный в строчном гас щем импульсе, который переписывапам ти . Теперь в  чейки блока 24 па- 55 состо ние счетчика 25 в регистр

м ти могут записыватьс  как логические нули, так и единицы в зависимости от вьпходного сигнала компаратора 18. Поскольку аналого-цифровой преобразователь 14 вместе с регистром 15 и цифровым блоком 16 вычитани  осуществл ет вычисление первой разности интегрального критери  качест5 ва на элементарном участке растра, задаваемым координатным .блоком 17, и величина этой разности пропорциональна искажени м на этом участке, то- уровень логической единицы на выходе

O компаратора 18 говорит о превышении заданных искажений видеосигнала на участке растра, который индицирует-.,, с  счетчиками координатного блока 17. Поэтому уровнем логической единицы в

5  чейках блока 19 пам ти записьшаютс  те участки, коррекци  которых необходима . Таким образом, единица, записанна  в  чейку пам ти, говорит о необходимости коррекции, а адрес

0 этой  чейки - о координате участка, подлежащего коррекции на телевизионном растре. Через поле весь растр оказьшаетс  просмотренньм, и нужные  чейки пам ти заполнены единицами.

5 Начинаетс  третий режим работы - счи- тывание информации, записанной в пам ть блока 19 в реальном масштабе времени синхронно с телевизонной раз- верткойо Каждому участку растра, под- 0 лежащему коррекции, необходимо выде- лить участок пам ти в блоке 20 реги- стров, в котором находитс  код кор- рекциио Кроме того, этот код должен по вл тьс  синхронно с разверткой 5 изображени  в требуемом месте. Дл  адресации участков пам ти в блоке 20

25 Начинаетс  третий режим работы - счи- тывание информации, записанной в пам ть блока 19 в реальном масштабе времени синхронно с телевизонной раз- верткойо Каждому участку растра, под- 30 лежащему коррекции, необходимо выде- лить участок пам ти в блоке 20 реги- стров, в котором находитс  код кор- рекциио Кроме того, этот код должен по вл тьс  синхронно с разверткой 5 изображени  в требуемом месте. Дл  адресации участков пам ти в блоке 20

регистров используетс  счетчик 25, который считает число единиц, запи- .санных в блоке 19 пам ти. Но одна

40 строка блока 19 пам ти при развертке изображени  считываетс  столько раз, сколько строк изображени  формируют участок коррекции по кадру. Чтобы исключить лишний счет при пов5 торах, использован регистр 26, который в пределех одной строки блока 19 пам ти нав зьшает счетчику 25 начальную фазу в начале каждой строки телевизионного растра. Дл  этого в конце

0 последней телевизионной строки, формирующей границу участка коррекции по кадру, дешифратором 27 формируетс  импульс расположенный в строчном гас щем импульсе, который переписыва26 . Дешифратор 27 конца строки формирует и второй импульс, несколько задержанный относительно первого, но расположенный в каждом гас щем строч9 .

ном импульсе, который переписывает состо ние регистра 26 в счетчик 25. В конце телевизионного пол  дешифратором 28 вырабатываетс  импульс, осуществл ющим сброс регистра 26. Блок 20 регистров через цифровой коммутатор 29 воспринимает состо ние счетчика 25, расположенного в блоке 19 пам ти, как адрес  чейки пам ти, котора  и считываетс . Причем считывание происходит параллельно с нескольких блоков пам ти объединенных по адресным входам. Блок 24 пам ти образует восемь  чеек пам ти, позвол ющих производить считывание побайтно о Число блоков определ етс  количеством параметров телевизионного сигнала, которые надо корректировать. В каждой  чейке может быть записан один байт информации.. Распараллеленный цифровой поток поступает на первый вход блока 21 стробировани , на управл ющий вход которого подаетс  логический сигнал, определ ющий необходимость коррекции в данный момент времени. В цифроаналоговом преобразователе 23 цифровые сигналы управлени  преобразуютс  в аналоговые, н с выхода цифроаналогового преобразовател  23 поступают на корректирующий вход датчика 1, воздейству  каждый на свой параметр. Набор корректирующих сигналов прои сходит следующим образом.

После заполнени  блока 19 пам ти Информацией о участках, подлежащих коррекции, включают процессор 7 на выполнение программы Коррекци  П. По этой программе в первом -кадровом гас щем импульсе процессор 7 отключает блок 19 пам ти от адресной системы блока 20 регистров и задает адрес первой  чейке пам ти После этого на шине данных производитс  по первому адресу в один из блоков 19 пам ти за /пись кода первого пробного воздействи . Аналогично описанному происходи его оценка по интегральному критерию

- т

1768710

качества, выполн етс  программа минимизации , затем процессор 7 определ ет оптимальный код второго параметра ре- . гулировани  и т.д. дл  всех парамет5 ров. Далее адрес увеличиваетс  на единицу и осуществл етс  поиск оптимальных кодов управлени  дл  другого участка коррекции и т.д., пока не будет найден сигнал коррекции дл  всех

Ш участков, записанных в блоке 19 пам ти .

Claims (1)

1. Формула изобретени 

   15 Устройство формировани  сигнала дл  коррекции искажений телевизионного изображени  по авт.св. № 1109945, отличающеес  тем, что, с целью повьпдени  точности коррекции

   20 искажений, в него введены последовательно соединенные аналого-цифровой преобразователь, регистр пам ти, цифровой блок вычитани , компаратор, блок пам ти адреса, блок регистров

   25 пам ти, блок стробировани  и цифро- аналоговый преобразователь, выход которого соединен с корректирующим входом датчика видеосигналов, координатный блок, счетный вход которого

   30 соединен с синхровьпсодом датчика видеосигнала , а адресный выход - с вторым входом блока пам ти адреса, и блок задани  порога, выход которого соединен с вторым входом компарато35 ра, синхровыход координатного блока соединен с синхровходами аналого-цифрового преобразовател  и регистра пам ти , выход интегратора соединен с входом аналого-цифрового преобразова40 тел , выход которого соединен с вторым входом цифрового блока вычитани , ицформационный и управл ющий выходы процессора соединены соответственно с информационным и управл ющим входа45 ми блока регистров пам ти, а второй выход блока пам ти адреса соединен с управл ющим входом блока стробировани  .

   ffmo/ au /xff /ff

   /7е/уоми Вб/xff/

   fff

   Редактор Е„ Копча

   Составитель Н, Чист ков

   Техред В.Кадар Корректор Г. Решетник

   Заказ 2437/56 Тираж 638 . Подписное ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   м. ,--.- - «.-;- -..-. 1- .--.-.-.. - ---i-- ---- - - - --Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   , ff My/7e /e A/

   Т 3B :Ь-0-A

   fff

   fpcie.2