SU133680A1 - Сумматор последовательного действи - Google Patents

Сумматор последовательного действи

Info

Publication number
SU133680A1
SU133680A1 SU657129A SU657129A SU133680A1 SU 133680 A1 SU133680 A1 SU 133680A1 SU 657129 A SU657129 A SU 657129A SU 657129 A SU657129 A SU 657129A SU 133680 A1 SU133680 A1 SU 133680A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
equivalence
scheme
circuit
flip
Prior art date
Application number
SU657129A
Other languages
English (en)
Inventor
П.И. Котляров
ров П.И. Котл
В.И. Михайлычев
Original Assignee
П.И. Котляров
ров П.И. Котл
В.И. Михайлычев
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by П.И. Котляров, ров П.И. Котл, В.И. Михайлычев filed Critical П.И. Котляров
Priority to SU657129A priority Critical patent/SU133680A1/ru
Application granted granted Critical
Publication of SU133680A1 publication Critical patent/SU133680A1/ru

Links

Landscapes

  • Safety Devices In Control Systems (AREA)
  • Logic Circuits (AREA)

Description

Известны сумматоры последовательного действи  на статических триггерах и импульсно-потенциальных диодно-трансформаторных логических схемах. Основной недостаток их состоит в том, что они недостаточно надежны при работе.
В описываемом устройстве этот недостаток устранен тем, что вход установки «/ триггера соединен со схемой совпадени  единиц слагаемых , вход установки «О - со схемой совпадени  нулей, а выход устройства сослпнен со схемами равнозначности и отрицани  равнозначности .
Схемы совпадени  1, 2 (см. блок-схему) вырабатывают импульсы установки потенциального триггера 3 дл  запоминани  переноса в положение «/ и «О. Триггер S устанавливаетс  в положение «/ в случае, если оба слагаемых равны «1, и в полонсение «.О, когда оба слагаемых равны «О. Триггер 5 управл ет схемой 4 равнозначности и схемой 5 отрицани  равнозначности. Схема равнозначности, кроме того, управл етс  сигналами с различных плеч триггеров 5 и 7 слагаемых. При подаче на входной зажим 8 сдвигающих импульсов на выходе схемы 4 по витс  сигнал, если имеетс  совпадение состо ний триггеров б, 7 и с триггера 5 переноса подаетс  нулевой потенциал. Управление с триггера 3 осуществл етс  через замедл ющую интегрирующую цепочку, что обеспечивает надежное срабатывание схемы 4.
Схема 5 отрицани  равнозначности отличаетс  от схемы 4 тем, что она управл етс  сигналами с одинаковых плеч триггеров 6 и 7 слагаемых и в ней отсутствует интегрирующа  цепочка. На выходе схемы 5 сигнал суммы выдаетс , когда триггер 3 переноса находитс  в состо нии «О, а триггеры 6, 7 слагаемых - в противоположных состо ни х.
Предмет изобретени 
Сумматор последовательного действи  на статических триггерах п импульсно-потенциальных диодно-трансформаторных логических схемах , отл и ч а ющи и с  тем, что, с целью повышени  надежности работы , вход установки «/ триггера соединен со схемой совпадени  единиц слагаемых, вход установки «О - со схемой совпадени  нулей, а выход устройства соединен со схемами равнозначности и отрицани  равнозначности .
SU657129A 1960-02-29 1960-02-29 Сумматор последовательного действи SU133680A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU657129A SU133680A1 (ru) 1960-02-29 1960-02-29 Сумматор последовательного действи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU657129A SU133680A1 (ru) 1960-02-29 1960-02-29 Сумматор последовательного действи

Publications (1)

Publication Number Publication Date
SU133680A1 true SU133680A1 (ru) 1960-11-30

Family

ID=48404673

Family Applications (1)

Application Number Title Priority Date Filing Date
SU657129A SU133680A1 (ru) 1960-02-29 1960-02-29 Сумматор последовательного действи

Country Status (1)

Country Link
SU (1) SU133680A1 (ru)

Similar Documents

Publication Publication Date Title
SU133680A1 (ru) Сумматор последовательного действи
US3354295A (en) Binary counter
US3339145A (en) Latching stage for register with automatic resetting
US3208008A (en) Random width and spaced pulsed generator
SU1264165A1 (ru) Накапливающий сумматор
SU455457A1 (ru) Генератор импульсов
SU534875A1 (ru) Реверсивный счетчик
SU362351A1 (ru) Счетный триггер
SU497733A1 (ru) Счетчик импульсов в телеграфном коде
SU135289A1 (ru) Электронное делительное устройство
SU458100A1 (ru) Реверсивный счетчик
SU392508A1 (ru) Частотно-импульсное множительно- делительное устройство
SU1338027A2 (ru) Устройство выделени одиночного @ -го импульса
SU141771A1 (ru) Электронна схема дл алгебраического суммировани непрерывной информации, заданной в частотно-импульсной форме
SU395987A1 (ru) К АВТОРСКОМУ СВИДЕТЕЛЬСТВУМ. Кл. Н 03k 23/00УДК 681.3.055(088.8)
SU418968A1 (ru) Импульсное устройство
SU401985A1 (ru) Генератор случайных чисел
SU374558A1 (ru) УСТРОЙСТВО дл КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ
SU481898A1 (ru) Устройство дл проверки схем сравнени двоичных чисел
SU484629A1 (ru) Генератор одиночных импульсов
SU148595A1 (ru) Двоичный счетчик
SU378843A1 (ru) Сумматор
SU387526A1 (ru) Распределитель импульсов
SU362490A1 (ru) Реверсивный счетчик
SU428385A1 (ru)