SU1355977A2

SU1355977A2 - Устройство дл адресации пам ти

Info

Publication number: SU1355977A2
Application number: SU864090632A
Authority: SU
Inventors: Анатолий Васильевич Ковалев; Александр Петрович Купровский; Владимир Юрьевич Лозбенев; Николай Григорьевич Пархоменко
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1986-07-14
Filing date: 1986-07-14
Publication date: 1987-11-30

Abstract

Изобретение относитс к области вычислительной техники и может быть использовано дл адресации блоков пам ти в ЦВМ. Целью изобретени вл етс расширение области применени за счет управлени организацией пам ти . Устройство содержит группу 1 переключателей, группу 2 сумматоров, группу 3 элементов сравнени , группу 4 блоков пам ти, группу 5 дешифраторов , группу 6 коммутаторов. Устройство имеет возможность организации переменной разр дности пам ти при соответствующем изменении ее емкости. 1 ил. с V Coe/vcr/r e/r /ffrrt/p TrfrjfuftMt aafyec yCfn/fff Jf fo (Л с: со ел СЛ СО VI Xvfu/ ae atffmfMdif ffOUO/ N)

Description

Изобретение относитс к вычисли- тельной технике, может быть применено дл адресации блоков пам ти в ЦВМ и вл етс усовершенствованием устройства по авт.св. № 1298755.

Целью изобретени вл етс расширение области применени за счет управлени организацией пам ти.

На чертеже представлена структурна схема устройства.

Устройство содержит группу 1 переключателей , группу 2 сумматоров, группу 3 элементов сравнени , группу 4 блоков пам ти, группу 5 дешифраторов , группу коммутаторов 6.

Устройство работает следующим образом.

После того как на выходах всех су мматоров 2, соответствующих неотключенным блокам 4 пам ти, устанавливаетс непрерывное поле адресов системы пам ти, устройство начинает работать в основном режиме выборки блока 4 пам ти.

Если сигнал изменени организации (структуры) пам ти системы отсутствует ,-то устройство работает без изменений , т.е. при обращении к пам ти элементы 3 сравнени осуществл ют сравнение адресов, поступающих с выходов сумматоров 2 и с адресных шин. В случае совпадени адреса на втором выходе i-ro сумматора 2 с поступивши адресом с входа текущего адреса системы пам ти на i-M элементе 3 сравнени по вл етс сигнал, когорьш поступает на управл ющий вход t-ro блока пам ти, т.е. обращение происходит к i-му блоку 4 пам ти. Входна и выходна информации с выхода i-ro блока 4 пам ти проход т по одному информационному каналу системы пам ти.

После прихода сигнала изменени организации (структуры) пам ти он подаетс на управл ющие входы дешифраторов 5 и на вторые управл ющие входы элементов сравнени группы 3, подготавлива дешифраторы к работе и отключа три младших разр да, идущих на первый информационный вход элементов сравнени группы 3 с выходов соответствующих сумматоров 2, Тогда в режиме выборки блока 4 пам т сравнение адресов, поступающих с выходов соответствующих сумматоров 2 и с адресных шин, производитс без тре младших разр дов, т.е. только по неотключенным старшим разр дам. В слу

5

0

чае совпадени на выходах 1-го, (i+1)-ro...(1 + 7)-го элементов 3 сравнени группы по вл ютс сигналы, которые поступают на управл ющие входы соответствующих блоков 4 пам ти .

Таким образом, обращение происходит одновременно к восьми блокам 4 пам ти. Кроме того, сигналы с выходов выбранных элементов 3 сравнени группы по вл ютс на вторых управл ющих входах соответствующих дешифраторов и разрешают провести дешифрацию неполного младшего адреса, приход щего на информационные входы дешифраторов 5 группы с трех младших разр дов выходов соответствующих сумматоров 2.

На одном из восьми дешифраторов 5 группы по вл ютс сигналы, которые поступают на соответствующие этим дешифраторам элементы коммутации и открывают их, замыка выходы восьми выбранных блоков пам ти с одним из 5 восьми информационных каналов, при этом выход i-ro блока 4 пам ти, имеющий на трех младших разр дах i-ro сумматора 2 адрес 000, соединен с первым информационным каналом, выход (i+1)-ro блока 4 пам ти, имеющий адрес Трех младших разр дов (i+1)-ro сумматора 001 соединен с вторым информационным каналом и т.д. Выход восьмого выбранного блока 4 пам ти, имеющего адрес трех млади1их разр дов выхода соответствующего сумматора 2 111, соединен с восьмым информационным каналом внешней вычислительной системы.

Таким образом, в момент выборки блоков 4 пам ти обращение происходит не к одному i-му блоку 4 пам ти, а сразу к восьми блокам пам ти, выходы которых соедин ютс не с одним, а с восемью информационными каналами вы0

5

0

5

числительной системы.

Claims

Формула из обре тени Устройство дл .адресации пам ти по авт.св. № 1298755, отличающеес тем, что, с целью расширени области применени .устройства за счет возможности реконфигурации пам ти, в него введены группа дешифраторов и группа блоков коммутаторов, причем первые входы дешифраторов группы соединены с входами блокировки младших разр дов соответствующих элементов сравнени группы и с входом сигнала

1355977

реконфигурации пам ти устройства,блоков коммутаторов группы, вторые

вторые, третьи входы дешифратороввходы и выходы которых соединены согруппы соединены соответственно с вы-ответственно с входом устройства дл

ходами элементов сравнени группы иподключени выхода данных блока пам с выходами трех младших разр дов сум- ти и с выходом устройства дл подматоров группы, выходы дешифраторовключени внешних информационных кагруппы соединены с первыми входаминалов.