SU1383473A1 - Преобразователь серии импульсов в пр моугольный импульс - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в системах обработки импульсных сигналов. Изобретение позвол ет расширить функциональные возможности преобразовател  серии импульсов, что достигаетс  преобразованием входных серий с измен ющимс  периодом следо-« вани  импульсов от серии к серии. Преобразователь содержит входную шину 1, элемент 2 задержки, дифференцирующую -цепь 3, элементы И 4, 5 и 6, триггеры 7, 8, 9 и 10, элемент 11 ЗАПРЕТ, счетчик 12 импульсов, генератор 13 импульсов-, буферный регистр 14, сдвиговый регистр 15, мультиплексор 16 и выходную шину 17. Элементы И 5 и 6, генератор 13 импульсов , триггеры 8, 9 и 10, счетчик 12 импульсов, буферный регистр 14, сдвиговый регистр 15 и мультиплексор 16 с соответствующими св з ми составл ют введенный, в соответствии с данным изобретением, блок управлени  задержкой, обеспечивдюпщй расширение функциональных возможностей устройства . 2 ил. . (Л

Description

П

00

00

оо

4;:

СО

Изобретение относитс  к импульс- ;ной технике и может быть использова- НО в системах обработки импульсных сигналов.

Цель изобретени  - расширение функциональных возможностей за счет обеспечени  возможности преобразовани  входных серий с измен ющимс  периодом следовани  импульсов от серии к серии.

На фиг. 1 представлена электрическа  функциональна  схема устройства} на фиг. 2 - временные диаграм- |мы, по сн ющие его работу.

Преобразователь серии импульсов I в пр моугольный импульс содержит . . Iвходную шину 1, элемент 2 задержки, I дифференцирующую цепь 3, три элемен- Iта И 4-6,четыре триггера 7-10,элемент запрет 11,счетчик 12 импульсов, генератор 13 импульсов, буферный регистр 14, регистр 15 сдвига, мультиплексор 16 и выходную шину 17, причем входна  шина 1 соединена с первым входом элемента И 5 и через элемент 2 задержки - с первыми входами элемент 1 ЗАПРЕТ 11 и элемента И 4, второй вход которого соединен с вторьм входом элемента ЗАПРЕТ 11 и выходом дифференцирующей цепи 3, а выход - с :5-входом триггера 7,R -вход которого соединен с выходом элемента ЗАПРЕТ 11, а выход - с выходной шиной 17 и С-входом триггера 10, R-вход кото рого соединен с его же пр мым выходом и R-входами счетчика 12, буферного регистра 14 и триггера 9, С-вход которого соединен с пр мым выходом триггера 8 и первым входом элемента И 6, а инверсный выход - с вторым входом элемента И 5, выход которого соединен с С-входом триггера 8, инверсный выход которого соединен с С-входом буферного регистра 14, информационные входы которого соединены с соответствующими выходами счетчика 12 импульсов, а выходы - с со- ответств: тощими входш ш управлени  мультиплексора 16, выход которого соединен с входом дисйеренцирующей цепи 3, нулевой информационный вход соединен с нулевой шиной, а остальные информационные входы - с соответствующими выходами сдвигового регистра 15, С-вход которого соединен с выходом генератора 13 импульсов и вторым входом элемента И 6, выход

которого соединен с С-входом счетчика 12 импульсов.

Элементы И 5 и 6, генератор 13 импульсов, триггеры 8-10, счетчик 12 импульсов, буферный регистр 14, сдвиговый регистр 15 и мультиплексор 16 с соответствующими св з ми составл ют блок управлени  задержкой.

Q Преобразователь работает следую- шим образом.

В исходном состо нии триггер 7 и блок yпpaвлeн   задержкой наход тс  в нулевом состо нии. Сери  импуль5 сов, поступающа  на входную шину 1 устройства (фиг.2а), через врем  t,, определ емое задержкой в элементе 2 задержки, поступает на вход элемента И 4 и на D-вход регистра 15 сдви0 га блока управлени  задержкой

(фиг.26). Кроме того, входна  сери  импульсов поступает на вход элемента И 5 блока управлени  задержкой. Сери  импульсов, поступающа  с выхо5 да элемента 2 задержки (фиг.26), задерживаетс  в блоке управлени  задержкой на врем  tj и поступает на вход дифференцирующей цепи 3 (фиг.2в) на выходе которой формируютс  ко0 роткие импульсы, совпадающие по времени с передними фронтами задержанных импульсов серии (фиг.2г).

Врем  задержки в блоке управлени  задержкой должно быть таким, чтобы вьшолн лось условие

5

Ти.Ч т, +г, ,

0

t.

5

где Тц - период следовани  импульсов в серии; и бу - длительность импульсов

серии.

Это условие обеспечиваетс  за v счет того, что блок управлени  задержкой измер ет интервал времени между первым и вторым импульсами входной серии и сохран ет его значение в цифровом коде до окончани 

входной серии импульсов.

I

В этом случае на выход элемента f. И 4 проход т все короткие импульсы серии с выхода дифференцирующей цепи 3, за исключением последнего, соответствующего последнему импульсу в серии (фиг.2д). Первый импульс с t выхода элемента И 4 переключает триггер 7 в единичное состо ние (фиг.2ж). Последний импульс с выхода дифференцирующей цепи 3 проходит на выход элемента ЗАПРЕТ 11 (фиг.2е) и, поступа  на второй вход триггера 7, сбрасывает последний в нулевое состо ние (фиг;2ж).

Работа блока управлени  задержкой состоит в определении периода следовани  импульсов входной серии и задержке серии импульсов, поступающей с выхода элемента 2 задержки на вход элемента И 5 блока, на период и про- исходит следующим образом,

R исходном состо нии пр мые выходы триггеров 8-10 имеют нулевой логический уровень, счетчик 12 и буферный регистр 14 - обнулены.

Первый импульс входной серии (фиг.2а), поступающий на вход элемента И 5, на другой вход которого поступает единичный логический уровень с инверсного выхода триггера 9, вы- зывает по вление единичного логического уровн  на выходе элемента И 5 и взводит первый триггер 8, единичный логический уровень с пр мого выхода которого разрешает прохождение импульсов с выхода задающего генератора 13 через элемент И 6 на счетный вход счетчика 12 импульсов.

Второй импульс входной серии (фиг.2а) проходит через элемент И 5 и своим фронтом сбрасывает триггер 8 в исходное состо ние, тем самым вьщел   период следовани  импульсов входной серии. Срез импульса, поступающего с пр мого выхода триггера 8 на вход триггера 9, взводит его. Нулевой логический уровень с его инверсного выхода блокирует элемент И 5. Импульсы задающего генератора 13, прошедшие через элемент И 6, за- письгоаютс  в счетчик 12. Таким образом период серии импульсов преобразо вьгааетс  в двоичный код, который по фронту импульса с инверсного выхода триггера 8 записываетс  в буферный регистр 14. Выходы буферного регистра 14 подключены к управл ющим входам мультиплексора 16, код на входе которого управл ет подключением соответствующего информационного входа мультиплексора 16 к его выходу, который  вл етс  выходом блока управлени  задержкой.

На D-вход сдвигового регистра 15 поступает сери  импульсов, задержанна  по отношению к входной в элемен- те 2 задержки на врем  t, . Сдвиг импульсов , поступающих на D-вход сдвигового регистра 15, осуществл етс 

импульсами задающего генератора 13. Когда импульс, сдвига сь по регистру 15, достигает выхода, подключенного к тому входу мультиплексора 16, который в соответствии с входным управл ющим кодом подключен к его выходу , на выходе блока управлени  задержкой по вл етс  импульс единичного уровн , длительность которого равна длительности импульса, поступающего на входную шину 1 устройства.

Так как работа схемы преобразовани  периода в двоичный управл ющий код и сдвиг входных импульсов в сдвиговом регистре 15 происход т параллельно во врем , то должны выполн тьс  услови 

0 5

0

5

0

5

0

зг

4,6t , 2Т

Тз. 48+ t,g+ t,,+ t,,,+ t,,,

где ty - врем  задержки элемента 2

задержки; Tj - период следовани  импульсов

генератора 13} tjg- врем  задержки переключени 

элемента И 5; врем  задержки переключени 

триггера 8; врем  задержки переключени 

элемента И 6j врем  задержки переключени 

счетчика 12;

врем  задержки переключени  буферного регистра 14, врем  задержки переключени  мультиплексора 16. Таким образом, каждый импульс, поступающий с выхода элемента 2 задержки , оказываетс  задержанным на период на выходе блока управлени  задержкой.

Пер ёход блока управлени  задержкой в исходное состо ние происходит по срезу выходного пр моугольного импульса, поступающего с выходной шины 16 устройства на С-вход триггера 10. Триггер 10 взводитс  и сразу же сбрасываетс , так как его пр мой выход св зан с его R-входом, формиру  короткий единичный импульс, который переводит в исходное состо ние триггер 9,хсчетчик 12 и буферный регистр 14.

Таким образом, предлагаемое устройство позвол ет преобразовывать в пр моугольные импульсы серии импульсов с различным периодом следовани  импульсов, так как параметры устройства не завис т от периода следовани импульсов входной серии.

Claims (1)

1. Формула из обр 6 тени  

   Преобразователь серии импульсов в пр моугольный импульс, содержащий входную шину, соединенную с входом элемента задержки, элемент И, выход которого соединен с S-входом триггера , первый вход - с выходом дифференцирующей цепи и первым входом элемента ЗАПРЕТ, а второй вход - с вторым входом элемента ЗАПРЕТ, выход которого соединен с R-входом триггера , вькод которого соединен с выходной шиной, о тл.и.чающий с   тем, что, С целью расширени  функциональных возможностей путем обес- печени  возможности преобразовани  входных серий с измен ющимс  периодом следовани  импульсов, в него введен блок управлени  задержкой, содержащий первый и: второй элементы И, первый, второй и третий триггеры, счетчик импульсов, сдвиговьй регистр буферный регистр, генератор тактовых импульсов и мультиплексор, выход которого  вл етс  вькодом блока управ- л емой задержки и соединен с входом дифференцирующей цепи, информационные входы мультиплексора, кроме нулевого , соединены с соответствующими выходами сдвигового регистра, нулевой информационный вход - с общей щиной, а входы управлени  - с соответствующими выходами буферного регистра , С-вход которого соединен с инверсным выходом первого триггера, информационные входы - с соответствующими выходами,счетчика импульсов, а R-вход - с R-входом счетчика импульсов , R-входами второго и третьего триггеров и пр мым выходом .третьего триггера, С-вход которого  вл етс  первым входом блока управл емой задержки и соединен с выходной шиной, D-вход сдвигового регистра,  вл ющийс  вторым входом блока управл емой задержки, соединен с выходом элемента задержки и вторым входом элемента И, а С-вход - с выходом генератора импульсов и первым входом первого элемента И, выход которого соединен с С-входом счетчика импульсов, а второй вход - с пр мым выходом первого триггера и С-входом второго триггера, инверсный выход которого соединен с первым входом второго элемента И, второй вход которого,  вл ющийс  третьим входом блока управл емой задержки, соединен с ходной шиной, а выход - с С-входом первого триггера.