SU1434441A1 - Устройство дл сопр жени - Google Patents

Abstract

, Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  дву.х вычислительных машин. имеющих интерфейс типа магистрали. Цель изобретени  - повышение пропускной способности устройства за счет организации обмена путе.м пр .мой логической св зи между магистрал ми. Поставленна  цель достигаетс  тем, что в устройство сопр жени , со- держашее блок 1 дешифрации адреса, регистр данных 8, регистр адреса 6, регистр команд 15, блок управлени  18 и блок захвата магистрали 16, введены первый 4 и второй 5 формирователи данных, первый 2 и второй 3 формирователи адреса, первый 0 и второй 11 сумматоры, первый 12 и второй 13счетчики, второй регистр адреса 7, блок 14управлени  регистрами данных, второй блок 17 захвата магистрали, второй блок управ,г1ени  19 и мультиплексор 20. 5 ил. 2 табл. iC

Description

оо

Jiib

.4

Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  двух вычислительных систем, имеющих интерфейс типа магистрали.

Целью изобретени   вл етс  повышение пропускной способности устройства за счет организации пр мой логической св зи между магистрал ми.

На фиг. .1 представлена структурна  схема устройства; на фиг. 2 - функциональна  схема блока дешифрации адреса; на фиг. 3 - функциональна  схема блока управлени ; на фиг. 4 - функциональна  схема блока управлени  регистрами данных; на фиг. 5 - функциональна  схема ровател  данных.

Устройство (фиг. 1) содержит блок i дешифрации адреса, первый 2 и второй 3 формирователи адреса, первый 4 и второй 5 формирователи данных. Первый 6 и второй 7 регистры адреса, первый 8 и второй 9 pei-ист- ры данных, первый 10 и второй 11 сумматоры , первый 12 и второй 13 счетчики, блок 14 управлени  регистрами данных, регистр 15 команд, первый 16 и второй 17 блоки захвата магистрали, первый 18 и второй 19 блоки управлени , мультиплексор 20, первую 21 и вторую 22 шины адреса, первую 23 и вторую 24 шины данных, первую 25 и вторую 26 шины управлени  (ШУ).

Блок 1 л1,ешифрации адреса (фиг. 2) содержит тервый 27 и второй 28 элементы за- дап   адреса, первый 29 и второй 30 элементы сравнени , мультиплексор 31, дешифратор 32, элементы И 33 и 34.

Блок 18 (9) управлени  (фиг. 3) содержит э..мент 35 задержки, элементы И 36 и 37, элемент ИЛИ 38, элемент И 39, дешифратор 40, элементы И 41, 42 и 43.

Блок 14 управлени  регистрами данных (фиг. 4) содержит первый 44, второй 45, третий, 46 триггеры, элементы И 47 к 48, элементы ИЛИ 49 и 50, элементы И 51 и 52 элемент ИЛИ 53, элемент И 54, первый 55 и второй 56 одновибраторы, элемент И 57, элементы 2И-2ИЛИ 58 и 59 элементы И 60 и 61.

Формирователи данных 4 и 5 (фиг. 5) содержат шинный формирователь 62, элемент ИЛИ 63, элемент ИЛИ-НЕ 64.

Блоки 16 и 17 захвата магистралей реализованы по схеме прототипа.

Формирователи адреса 2 и 3 реализованы на схемах К589АП26, регистры адреса 6 и 7 и регистры данных 8 и 9 - на схемах К155ТМ8, сумматоры 10 и 11 - на схемах К155ИМЗ, счетчики 12 и 13 - на схемах К155ИЕ7, .мультиплексор 20 выполнен по схеме К155КП2.

Работа устройства состоит из двух стадий: стадии настройки и стадии обмена данными . Настройка устройства сопр жени  может выполн тьс  любым из процессоров

сопр женных магистралей и выполн етс , ими одинаково. Один из процессоров сопр гаемых магистралей, например магистрали. Ml, выставл ет на шине 21 адреса в разр дах А15-A3 базовый адрес устройства сопр жени , а в разр дах А2-АО - код внутренне го адресуемого блока в соответствии с табл. 1. На элементе дешифратора 1 схемы 29 сравнени  происходит сравнение

базового адреса, поступившего по шине 21 адреса, с базовым адресом, поступившим со схемы задани  27 адреса. При совпадении, базового адреса на выходе схемы сравнени  29 (30) вырабатываетс  сигнал «Выбор устг ройства 1, Выбор устройства 2). Этот сигнал подаетс  на вход формировател  данных 4 (5), вызыва  срабатывание шинного формировател  62 (фиг. 5). Сигнал с выхода схемы 29 (30) сравнени  поступает также на управл юш.ий вход мультиплексо0 ра 31 - У (У2), разреша  прохождение кода внутреннего адресуемого блока, посту- паюшего по шине 21 (22) адреса на выход .мультиплексора. Сигнал «Выдача (ВД4), поступаюший по шине 25(26) управлени ,

5 сопровождает выставленный адрес по магистрали М (М2). Этот сигнал разрешает работу дешифратора 32, на выходе которого активизируетс  лини , соответствуюша  поступившему коду внутреннего блока,  вл  сь сигналом занесени  в выбранный блок.

0 По приходу этого сигнала на адресуе.мый блок в выбранном блоке происходит запоминание данных, которые присутствуют на входной информационной шипе 23. При совпадении сигналов «Выбор устройства 1 (Выбор устройства 2) и сигнала ВД4, на элемен5 те И 33 (34) вырабатываетс  сигна.- «Ответ который через блок 16 (17) захвата магистрали по (ШУ) 25 (26) сообщает процессору магистрали Ml (М2), что да ные устройством прин ты. Дл  полной настройки

0 устройства сопр жени  необходимо выполнить семь циклов обращени  к устройству со стороны процессора.

В регистр команд по внутренней инфор- .мационной шине загружаетс  информаци , I- котора  определ ет характер обмена как на одной, так и па другой магистрали. Регистр имеет три разр да, значени  которых указаны в табл. 2. Разр д РКО определ ет н-аправление обмена между двум  интерфейсами . Разр ды РК1 и F K2 характеризуют

0 устройства, подключенные к сопр лемым интерфейсам. Ноль в этих разр дах определ ет обмен с устройством оперативной на- .м ти, а единица определ е об.мен с устройством ввода-вывода. Состо ние этих разр дов вли ет на способ формировани  испол5 нительного адреса на сум.чаторах 0 и 11, а также определ ет управл ющие сигналь на выходе блоков 18 и 19 управлени  обме- но.м. Ноль, записанный в разр де РК1, подаетс  на управл ющий вход сумматора 10, и исполнительный адрес на магистрали Ml определ етс  как сумма содержимого регистра 6 адреса и счетчика 12. Ноль, записанный в разр де РК 2, подаетс  на управ- 5 л ющий вход сумматора 11, и исполнительный адрес на магистрали М 2 определ етс  как сумма содержимого регистра 7 адреса и счетчика 13. Если в разр дах РК1 и РК2 записаны единицы, то исполнительные адреса обмена на выходе формирователей 2 и 3 адреса равны содержимому регистров 6 и 7, адреса, а сумматоры 10 и 11 работают в режиме мультиплексировани  данных из регистров 6 и 7 адреса в формирователи 2 и 3 адреса соответственно.

В счетчики 12 и 13 при настройке устройства сопр жени  заноситс  одно и то же число в двоичном коде, равное объему передаваемого массива данных в байтах. Состо ние счетчика 12 (13), равное нулю, свидетельствует об окончании операции обмена на магистрали Ml (М2) и используетс  дл  завершени  обмена на магистрали.

В регистры 6 и 7 адреса заноситс  адрес устройства, с которым выполн етс  обмен, причем, если обмен выполн етс  с устройством ввода-вывода, то в регистр адреса загружаетс  непосредственно его адрес на магистрали. Если обмен выполн етс  с уст- ройство.м оперативной пам ти, то в регистр

вход блоков 16 и 1/ захвата магистрали н далее транслируетс  на блоки 18 и 19 управлени  обменом, формирователи 4 и 5 данных и формирователи 2 и 3 адреса.

При поступлении сигнала РДМ на формирователи 4 и 5 данных осуществл етс  коммутаци  щин 23 и 24 данных магистралей Ml и М2 с внутренними информационными щинами устройства сопр жени  в зави Q симости от операции обмена, выполн емой на каждой магистрали. Сигнал РДМ через элемент ИЛИ-НЕ 64 подаетс  на один из управл ющих входов щинного 62 формировател  информации (ШФИ), сигнализиру  о выборе данного кристалла. На формиро15 ватель 4 данных от регистра 15 команд через элемент ИЛИ 63 подаетс  сигнал РКО, равный единице, что настраивает ШФИ 62 на передачу байта информации от порта В к порту С, коммутиру  тем самым шину 23

20 данных с внутренней входной информационной щиной. На формирователь 5 данных от регистра 15 команд подаетс  инверсное значение сигнала РКО, что-вызывает настройку ШФИ 62 на 11ередачу байта информации от порта А к порту В, ком.мутиру  тем самым внутреннюю выходную тину данных с тиной 24 данных. Это соответствует вьики нению команды чтени  по магистрали Ml и запись по магистрали .N12. Прием данных устройством сопр жени  производитс  сле25

адреса заноситс  нижн   граница массива ЗО дующим образом. До начала непосредствеи (минимальный адрес элементов массива), причем обмен с пам тью выполн етс , начина  с верхней границы массива, так как верхн   1-раница передаваемого массива определ етс  как сумма его нижней границы и числа эле.ментов в массиве (содержимое счетчиков 12 и 13).

Выполнение процедуры обмена данными, устройством сопр жени  рассматриваетс  на примере, ког.да в регистр команд при настройке загружен код 101, который определ ет, что будет осуществл тьс  вывод данных из устройства оперативной пам ти магистрали Ml, т.е. на выходе блока 18 управлени  и.ме- ет место команда ЧТН (так как РКО-1, РК1-0), и ввод в устройство ввода-вывода

35

40

ного обмена все три триггера 44-46 блока 14 управлени  регистрами данных (фн1 . 4) наход тс  в нулевом состо нии. Триггеры 44 и 46  вл ютс  флагами регистров 8 и 9 данных соответственно. Наход сь в нулевом состо нии, они сигнализируют о том, что в регистрах 8 и 9 данных информации нет. Триггер 45 находитс  в состо нии единицы, если последним был заполнен регистр 8 данных , и в состо нии нул , если последним был заполнен регистр 9 данных. На входы элемента ИЛИ 50 подаютс  сигналы с инверсных плечей триггеров 44 и 46. Так как в регистрах 8 и 9 данных информации пока нет и триггеры 44 и 46 наход тс  в нулевом состо нии , то на инверсных плечах этих тригмагистрали М2, т.е. на выходе блока 19 уп- 45 геров будет сигнал, равный единице, поэтому равлени  имеет место команда ВД4 (такна выходе элемента ИЛИ 50 присутствует

На nepBbiii

как РКО-0, а РК2-1). После того, как в регистре 15 команд записана команда обмена, на выходе первего 16 и второго 17 блоков захвата магистрали под действием сигна- орв РКО и -РКО устанавливаетс  сигнал «Запром доступа к магистрали (ЗДМ), равный единице. Процессоры магистралей Ml и М2, прини.ма  эти сигналы, заверщают выполнение текущей команды и переход т в состо ние «Захват, сигнализиру  об этом устройству сопр жени  сигналом «Разрешение доступа к магистрали (РДМ), рав- ны.м единице. Этот сигнал поступает на

уровень логической единицы, вход элемента И 47 подаетс  сигнал от счетчика 12 магистрали Ml, равный единице, свидетельствующий о том, что содержимое

50 этого счетчика отлично от нул . При настройке устройства в счетчик 12 было загружено двоичное число, указывающее, какое количество байтов информации должно быть прочитано на магистрали Ml. На второй

55 вход элемента И 47 подаетс  сигнал РКО от регистра 15 команд, равный единице, свидетельствующий о том, что по магистра.ли Ml выполн етс  команда чтени  ЧТН. Под

вход блоков 16 и 1/ захвата магистрали н далее транслируетс  на блоки 18 и 19 управлени  обменом, формирователи 4 и 5 данных и формирователи 2 и 3 адреса.

При поступлении сигнала РДМ на формирователи 4 и 5 данных осуществл етс  коммутаци  щин 23 и 24 данных магистралей Ml и М2 с внутренними информационными щинами устройства сопр жени  в завиQ симости от операции обмена, выполн емой на каждой магистрали. Сигнал РДМ через элемент ИЛИ-НЕ 64 подаетс  на один из управл ющих входов щинного 62 формировател  информации (ШФИ), сигнализиру  о выборе данного кристалла. На формиро5 ватель 4 данных от регистра 15 команд через элемент ИЛИ 63 подаетс  сигнал РКО, равный единице, что настраивает ШФИ 62 на передачу байта информации от порта В к порту С, коммутиру  тем самым шину 23

0 данных с внутренней входной информационной щиной. На формирователь 5 данных от регистра 15 команд подаетс  инверсное значение сигнала РКО, что-вызывает настройку ШФИ 62 на 11ередачу байта информации от порта А к порту В, ком.мутиру  тем самым внутреннюю выходную тину данных с тиной 24 данных. Это соответствует вьики нению команды чтени  по магистрали Ml и запись по магистрали .N12. Прием данных устройством сопр жени  производитс  сле5

5

0

ного обмена все три триггера 44-46 блока 14 управлени  регистрами данных (фн1 . 4) наход тс  в нулевом состо нии. Триггеры 44 и 46  вл ютс  флагами регистров 8 и 9 данных соответственно. Наход сь в нулевом состо нии, они сигнализируют о том, что в регистрах 8 и 9 данных информации нет. Триггер 45 находитс  в состо нии единицы, если последним был заполнен регистр 8 данных , и в состо нии нул , если последним был заполнен регистр 9 данных. На входы элемента ИЛИ 50 подаютс  сигналы с инверсных плечей триггеров 44 и 46. Так как в регистрах 8 и 9 данных информации пока нет и триггеры 44 и 46 наход тс  в нулевом состо нии , то на инверсных плечах этих тригНа nepBbiii

уровень логической единицы, вход элемента И 47 подаетс  сигнал от счетчика 12 магистрали Ml, равный единице, свидетельствующий о том, что содержимое

этого счетчика отлично от нул . При настройке устройства в счетчик 12 было загружено двоичное число, указывающее, какое количество байтов информации должно быть прочитано на магистрали Ml. На второй

вход элемента И 47 подаетс  сигнал РКО от регистра 15 команд, равный единице, свидетельствующий о том, что по магистра.ли Ml выполн етс  команда чтени  ЧТН. Под

действием этих сигналов на выходе элемента И 47 по вл етс  сигнал, равный единице, который транслируетс  через элемент ИЛИ 49 на второй вход элемента И 57. На первый вход элемента И 57 подаетс  сигнал с выхода элемента ИЛИ 50, равный единице. Под действием этих сигналов на выходе элемента И 57 образуетс  сигнал «Разрешение чтени  (РЧТ) равный единице. Далее этот сигнал транслируетс  на первый вход элемента И 36 блоков 18 и 19 управлени . На второй вход элемента И 48 подаетс  сигнал от счетчика 13. В счетчик 13 при настройке устройства сопр жени  загружаетс  двоичное число, указывающее число байтов информации , которое должно быть передано по магистрали М2. Так как сигнал РКО, поступающий от регистра 15 команд на вход элемента И 48, равен единице, т.е. по магистрали Ml выпо.тн етс  команда чтени , то па выходе элемента И 48 присутствует сигнал, равный нулю. Таким образом, на формирование сигнала РЧТ вли ет сигнал от счетчика той магистрали, на которой будет выполн тьс  операци  «Чтение или «Прием. Сигнал РЧТ, равный единице, свидетельствует о том, что хот  бы один из регистров 8 или 9 данных свободен и в него может быть записана информаци , а также о том, что требуема  информаци  передана еще не полностью, т.е. содержимое счетчика на соответствующей магистрали не равно нулю. Сигнал РЧТ с выхода блока 14 управлени  ре1 истрами данных передаетс  на первый вход элемента И 36 блока 18 управлени . На второй ее вход подаетс  сигнал РКО от регистра 15 команд, равный единице. Под действием этих сигналов на выходе элемента И 36 по вл етс  сигнал, равный единице, который, транслиру сь через элемент ИЛИ 38, попадает на первый вход элемента И 39. На второй инверсный вход элемента И 39 подаетс  сигнал, ОТВ, передаваемый от блока 16 захвата магистрали , равный нулю. Под действием этих сигналов на выходе элемента И 39 образуетс  сигнал, равный единице, который подаетс  на вход С1 дешифратора 40. На вход С2 дешифратора 40 подаетс  сигнал РДМ, передаваемый от блока 16 захвата магистрали , равный единице. Сигналы, поступающие на входы С1 и С2, разрешают работу дешифратора 40. На его единичный вход подаетс  сигнал РКО, равный единице, а на нулевой - РК1, равный нулю, от регистра 15 команда. Под действием этих сигналов активизируетс  выход дешифратора 40 и вырабатыаетс  сигнал ЧТН, равный единице . Через шину 25 управлени  сигнал ЧТН, равный единице, по магистрали Ml передаетс  к исполнительному устройству, в данном случае оперативной пам ти. На сумматор 10 от регистра 15 команд поступает сигнал РК1, равный нулю. Под действием этого сигнала на сумматоре 10 происходит сложение содержимого регистра 6 адреса, в котором хранитс  базовый адрес сопр гаемого устройства на магистрали Ml, в данном случае устройства оперативной пам ти, и содержимого счетчика 12. На формирователь 2 адреса от блока 16 захвата магистрали поступает сигнал РДМ, равный единице . Под действием этого сигнала вычисленное значение адреса с выхода су.мматора 10 через формирователь 2 адреса, щину 21 адреса , по магистрали Ml поступает на адресный вход устройства оперативной пам ти. Прин Е команду ЧТН, устройство оперативной пам ти выставл ет на магистраль Ml данные в сопровождении сигнала ОТВ, равного единице. Елиничное значение сигнала ОТВ передаетс  по магистрали Ml, транслируетс  по шине 25 управлени  через блок

16 захвата магистрали и поступает на второй инверсный вход элемента И 39 блока 18 управлени . Под действием этого сигнала на выходе элемента И 39 образуетс  сигнал, равный нулю, который по входу С1 запрещает работу дешифратора 40, на выходе которого сигнал ЧТН принимает значение, равное нулю. Таким образом, команда ЧТН сн та на магистрали Ml. Под действием сигнала РДМ, транслируемого от блока захвата магистрали 16, и. по переднему фронту

сигнала ОТВ на выходе элемента И 41 вырабатываетс  сигнал Сч-1, равный единице . Этот сигнал с выхода блока 18 управлени  передаетс  на управл ющий вход счетчика 12. Под действием сигнала Сч-1 содержимое счетчика 12 уменьщаетс  на единицу,

что дает возможность считать данные из устройства оперативной пам ти по адресу, на единицу меньшему, чем при предыдущем обращении. На первый вход элемента И 42 подаетс  сигнал от регистра 15 команд РКО,

равный единице, а на второй ее вход - сигнал ОТВ, равный единице. Под действием этих сигналов на выходе элемента И 42 образуетс  сигнал «Строб записи (СТРОБ ЗАП), равный единице.

Сигнал СТРОБ ЗАП с выхода блока 18

(19) управлени  через мультиплексор 20 передаетс  на первый вход элемента И 51 блока 14 управлени  регистрами данных (фиг. 4) На второй ее вход подаетс  сигнал с инверсного плеча триггера 44. Под действием этих

сигналов на выходе элемента И 51 по вл етс  сигнал «Запись 1 (ЗАП 1). Этот сигнал указывает, что регистр 8 данных свободен и в него необходимо записать данные, присутствующие в насто щий момент времени на внутренней входной шине устройства. ТаКИМ образом, по сигналу ЗАП 1 в регистр 8 данных записываетс  первый байт информации , прочитанной из устройства оперативной пам ти магистрали Ml. По заднему

фронту сигнала ЗАП 1 срабатывает одно- вибратор 55 и сигнал с его выхода устанавливает в единичное состо ние триггеры 44 и 45, указывающие на то, что в регистр 8 данных информаци  уже записана и что обращение к нему было последним.

На входы элемента ИЛИ 53 подаютс  сигналы с пр мых плеч триггеров 44 и 46.

8св зи с тем, что триггер 44 установилс  в единичное состо ние, на выходе элемента ИЛИ 53 установитс  сигнал «Разрешение записи (РЗП), равный единице. Этот сигнал свидетельствует о том, что информаци  имеетс  хот  бы в одном из регистров 8 или

9данных и возможна ее запись из регистров данных устройства сопр жени  на соответствующую магистраль (в данном случае на М2). Так как триггер 46 осталс  в состо нии нул , сигнал с его инверсного плеча через элемент ИЛИ 50 и элемент И 57 формирует сигнал РЧТ. С этого момента возможна одновременна  работа на магистрал х Ml и М2, так как байт информации устройством сопр жени  уже прин т, и возможно выполнение операций ЗАП или ВДЧ по магистрали М2, в то же врем  регистр 9 данных еще свободен и возможно выполнение операции ЧТН или ПРМ по магистрали Ml.

Устройство оперативной пам ти, выставившее первый байт данных в сопровождении сигнала ОТВ, равного единице, через определенный промежуток времени снимает сигнал ОТВ, который принимает значение нул . При по влении сигнала ОТВ, равного нулю, на входе блока 18 управлени  (фиг. 3) на управл ющем входе С1 дешифратора 40 вновь по вл етс  сигнал, равный единице, поступающий с выхода элемента И 39. Под воздействием управл ющих сигналов С1 и С2 дешифратор 40 срабатывает и на его выходе по вл етс  команда ЧТН. По вновь вычи ленному адресу под воздействием сигнала РК1 от регистра 15 команд на сумматоре 10, по приходу команды ЧТН от блока управлени  по магистрали Ml, из устройства оперативной пам ти прочитываетс  байт данных в сопрово.ждении сигнала ОТВ. Под воздействием сигнала ОТВ на элемент И 41 вырабатываетс  сигнал Сч-1 модификации содержимого счетчика 12 и на элементе И 42 по вл етс  сигнал СТРОБ ЗАП. Под воздействием сигналов РКО и РДМ байт данных с магистрали Ml передаетс  на внутреннюю входную магистраль устройства сопр жени . На вход элемента И 54 подаютс  сигналы: с инверсного плеча триггера 46, равный единице, с пр мого плеча триггера 44, равный единице и СТРОБ ЗАП, равный единице. Под воздействием входных сигналов на элемента И 54 образуетс  сигнал «Запись 2 (ЗАП 2), равный единице. Под воздействием сигнала

5

зап - происходит запись байта информации со входной внутренней информационной щи- ны устройства сопр жени  в регистр 9 данных По заднему фронту сигнала ЗА.П 2 происходит срабатывание одновибратора 56 и сигнал с его выхода опрокидывает триггер 46 в единичное состо ние, указьша  на то, что информаци  в регистр данных уже записана, и триггер 45 - в нулевое состо O ние, указыва  на то, что последним было обращение к регистру 9 данных. Во врем  приема устройством сопр жени  второго байта информации по магистрали Ml производитс  передача первого байта информации по магистрали ..

5Завершение обмена производитс  раздельно на двух магистрал х Ml и М2 в зависимости от состо ни  счетчиков 12 и 13. Условие завершени  обмена - равенстве- содержимого соответствующего счетчика ну0 лю. В любой момент работа устройства сопр жени  содержимое счетчика, контро. рующего обмен на принимающей сторон, меньше или равно содержимому счетчика, контролирующего обмена на передающей стороне. Поэтому завершение обмена происходит сначала на приемной стороне, а затем , и на передающей. На приемной сторонс завершение обмена происходит следующим образом.

Устройство оперативной пам ти, conpji0 гаемое по магистрали Ml, выставл ет на магистраль данные в подтверждении сигналом ОТВ, равным единице. Байт данных с магистрали Ml через фор.мирователь 4 данных 4 поступает на внутреннюю информацном- ную входную магистраль устройства сочр 5 жени . Сигнал ОТВ с магистрали М через блок 16 захвата магистрали 16 поступает ка вход блока 18 управлени . Поступа  на второй инверсный вход элемента,И 39 блока 18 управлени  (фиг. 3), сигнал ОТВ, равный

0 единице, блокирует по управл ющему входу С1 работу дешифратора 40, снима  тем самым сигнал ЧТН, равный единице. По заднему фронту сигнала ОТВ на выходе элемента И 41 образуетс  сигнал Сч-1, равный единице, а на выходе элемента И 42 - сиг5 нал СТРОБ ЗАП, равный единице. С выхода блока 18 управлени  обменом сигнал СТРОБ ЗАП, равный единице, поступает на входы элементов И 51 и 54 блока 4 управлени  регистрами данных, транслиру сь че рез мультиплексор 20. В зависимости от того , какой регистр 8 или 9 данных свободен - триггер 44 или 46 находитс  в состо нпи нул  и сигнал с его инверсного плеча разрешает работу элемента И 51 или 54. После срабатывани  элементов И 51 или 54 на

5 выходе блока 14 управлени  регистрами данных по вл етс  сигнал ЗАП 1 или З.А.П 2, равный единице. Под действием этого сигнала информаци  с внутренней входной информационной магистрали устройства записываетс  в соответствующий регистр- данных 8 или 9. Таким образом, байт информации принимаетс  устройством сопр жени . С выхода блока 18 управлени  сигнал Сч- 1, равный единице, подаетс  на управл ющий вход счетчика 12. Под действием этого сигнала содержимое счетчика 12 уменьшаетс  на единицу и, так как прин тый байт был последним, становитс  равным нулю: На выходе счетчика 12 сигнал измен ет свое значение с единичного на нулевое. С выхода счетчика 12 сигнала поступает на вход блока 14 управлени  регистрами данных и на вход блока 16 захвата магистрали . В блоке 14 управлени  регистрами данных (фиг. 4) сигнал , равный нулю, подаетс  на первый вход эле.мента И 47. Под действием этого сигнала элемент И 47 блокируетс  и на его выходе образуетс  сигнал, равный нулю, который, транслиру сь через элемепт ИЛИ 49, поступает на второй вход элемента И 57. Под действием этого сигнала элемент И 57 блокируетс  и на его выходе образуетс  сигнал РЧТ, равный нулю. С выхода блока 14 управлени  регистрами данных сигнал РЧТ, равный нулю, подаетс  на вход блока 18 управлени  (фиг. 3). Поступа  на первый вход элемента И 36, сигнал РЧТ, равный нулю, блокирует его работу и на его выходе образуетс  сигнал, равный нулю, который, транслиру сь через элемент ИЛИ 38, поступает на первый пр мой вход элемента И 39. Под действием этого сигнала на выходе элемента И 39 образуетс  сигнал, равный нулю, который, поступа  на управл ющий вход С1 дещифратора 40, запрещает его работу. Теперь сигнал ЧТН на выходе дептфратора 40 при изменении сигнала ОТВ не становитс  равным единице. С выхода счетчика 12 сигнал Сч 0, равный нулю, поступает на вход блока ,16 захвата .магистрали . Под действием этого сигнала блоком 16 захвата магистрали снимаетс  сигнал ЗДМ, равный единице, через щину 25 управлени  по магистрали Ml. На магистрали Ml по в- л етс  сигнал РДМ, равный нулю. Этот сигнал сигнализирует о том, что обмен информацией по магистрали Ml закончен.

Завершение обмена на передающей стороне происходит следующим образом.

В блоке 14 управлени  регистрами данных (фиг, 4) на входы элемента ИЛИ 53 подаютс  сигналы с пр мых плеч триггеров 44 и 46, а на ее выходе вырабатываетс  сигнал РЗП. Таким образом, сигнал РЗП на выходе элемента ИЛИ 53 равен единице тогда , когда в единичном состо нии находитс  хот  бы один из указанных триггеров, а это означает, что хот  бы в одном из регистров В или 9 данных имеетс  байт информации, еще не считанный из устройства.

0

5

0

5

0

5

0

5

0

5

С выхода блока 14 управлени  регистрами данных сигнал РЗП, равный единице, поступает на вход блока 19 управлени  (фиг. 3). При наличии сигналов - РЗП, равного единице , ОТВ, равного нулю, РДМ, равного единице , по управл ющим входам С1 и С2 раз- рещаетс  работа дещифратора 40. Под действием сигналов - РКО, равного нулю, и РК2, равного единице, на.выходе дещифратора 40 образуетс  сигнал ВДЧ, равный единице . С выхода блока 19 управлени  через щину 26 управлени  сигнал ВДЧ, равный единице, поступает на магистраль М2. Внешнее устройство, сопр гаемое по магистрали М2, прин в сигнал ВДЧ, равный единице, осуществл ет прием байта информации и подтверждает это сигналом ОТВ, равным единице. Транслиру сь через магистраль Ml, блок 17 захвата магистрали, этот сигнал поступает на вход блока 19 управлени  (фиг. 3 Этот сигнал, поступа  на второй инверсный вход элемента И 39, вырабатывает на ее выходе си.гнал, равный нулю, который блокирует по входу С1 работу дешифратора 40. На выходе дешифратора 40 сигнал ВДЧ принимает значение нул . Под действием сигналов - ОТВ, равного единице, и РКО, равного нулю, на выходе элемента И 43 вырабатываетс  сигнал СТРОБ ЧТН, равный единице . Под действием сигнала РДМ, равного единице, и по заднему фронту сигнала ОТВ на выходе элемента И 41 образуетс  сигнал сЧ-1, равный единице. С выхода блока 19 управлени  сигнал СТРОБ ЧТН передаетс  на вход блока 14 управлени  регистрами данных (фиг. 4). На элементе И 60 или 61 происходит совпадение сигналов СТРОБ ЧТН, равного единице, и сигнала ТЧ1 или ЧТ2 соответственно, равного единице, в зависимости от того, из какого регистра 8 или 9 данных был прочитан последний байт данных , и сигнал с выхода этого элемента, равный единице, поступает на синхронизирующий вход С триггера, устанавлива  его в нулевое состо ние. Так как оба триггера 44 и 46 наход тс  в состо нии нул , на входы элемента ИЛИ 53 подаютс  сигналы с их пр мых плеч, равные нулю. На выходе этого элемента образуетс  сигнал РЗП, равный нулю. С выхода блока 14 управлени  регистрами данных сигнал РЗП поступает на вход блока 19 управлени  (фиг. 3). Через линию 35 задержки сигнал РЗП, равный нулю, поступает на первый вход элемента И 37, образу  на его выходе сигнал, равный нулю. С выхода элемента И 37 нулевой сигнал транслируетс  через элемент ИЛИ 38 и поступает на первый вход элемента И 39, блокиру  его работу. С этого момента выдача сигнала ВДЧ, равного единице, с выхода дещифратора 40 запрещена. С выхода блока 19 управлени  сигнал Сч-1, равный единице, поступает на управл ющий вход

счетчика 13. Под действием этого сигнала содержимое счетчика 13 уменьшаетс  на единицу и становитс  равным нулю. На выходе счетчика образуетс  сигнал , равный нулю. С выхода счетчика 13 сигнал Сч 0 поступает на вход блока 17 захвата магистрали и сигнал ЗДМ становитс  равным нулю. Сигнал ЗДМ по шине 26 управлени  поступает на магистраль М2. В ответ на это на магистрали М2 по вл етс  сигнал РДМ, равный нулю. Это свидетельствует о том, что обмен по магистрали М2 закончен. С выходов счетчиков 12 и 13 сигналы , равные нулю, поступают на вход блока 14 управлени  регистрами данных (фиг. 4). На элемент ИЛИ 65 происходит совпадение нулевых значений этих сигналов и на ее выходе образуетс  сигнал «Сброс (СБР), равный нулю. С выхода блока 14 управлени  регистрами данных сигнал СБР поступает на управл ющий вход регистра 15 команд. Под действием сигнала СБД, равного нулю происходит обнуление содержимого регистра 15 команд. Это означает, что устройство дл  сопр жени  работу завершило и в него может поступать нова  настроечна  инфор- маци .

Фо рмула изобретени 

Устройство дл  сопр жени , содержа- ш,ее блок дешифрации адреса, первый регистр адреса, первый регистр данных, ре- гистр команд, первый блок управлени , первый блок захвата магистрали, причем перва  группа информационных входов блока дешифрации адреса  вл етс  первой группой адресных входов-выходов устройства, выходы первой группы блока дешифрации адреса соединены с входами выбора первого регистра адреса и регистра команд, первый управл ющий вход блока захвата магистрали соединен с выходом регистра команд и первь входом блока управлени , управ- л юшие выходы группы которого соединены с входами группы блока захвата магистрали и образуют управл ющие входы-выходы первой группы устройства, отличающеес  тем. что с целью повышени  пропускной способ- ности устройства за счет организации пр мой логической св зи между магистрал ми, в него введены первый и второй формирователи данных, первый и второй формирователи адреса, первьш и вторрй сумматоры, первый и второй счетчики, второй регистр ад- реса, второй регистр данных, блок управлени  регистрами данных, второй блок захвата магистрали, второй блок управлени  и мультиплексор, причем втора  группа информационных входов-выходов блока дешифрации адреса  вл етс  второй группой адресных входов-выходов устройства, выходы второй группы блока д ешифрации адреса соединены соответственно с входами выбора

первого и второго формировател  адреса, первого и второго счетчиков, второго регистра адреса, первые группы входов-выходов первого, второго формирователей данных  вл ютс  соответственно первой и второй группами информационных входов-выходов устройства, информационные выходы первого и второго формирователей данных соединены соответственно с информационными входами первого и второго регистрон адреса , с информационными входами первого и второго счетчиков, с информационными входами первого и второго регистров данных и с информационными входами регистра команд , выходы первого и второго регистров данных соединены с информационными входами первого и второго форм1 рователей данных соответственно, выходы группы второго блока управлени  соединены с входами rpvii- пы второго блока захвата магистрали п образуют управл ющие входы-выходы второ и группы устройства, информационны;- выходы первого и BTOpoi O регистров алО Ч ;; соединены соответственно с первыми инсрорма- ционными входами первого и второго сумматоров , информационных выходы первого и второго счетчиков соединены соответственно с вторыми информационными BxoAaNui первого и второго сумматоров, выходы которых соединены соответственно с ьнформа- ционны.ми входам.-i первого и второго формирователей адреса, выходы котО;Н;1х соединены соответственно с адресными nxon.aN-u- выходами первой и второй гр пи устрой - за, первый и второГ; выходы бло.ка уирав. С ни  регистрами ладных соединсмы соответственно с управл ющими Bxo.;i. первого и второго регистров данных, третиii выход блока управлени  регистрами данных нен с управл ющим входом регис ра команд, четвертый выход блока управлени  регистрами данных соединен с вторы.ми входами первого и второго блоков управлени , выход регистра команд соединен с входами запроса доступа к магистрали первого и второго блоков захвата магистралей, с первыми входами первого и второго блоков управлени , с первыми управл ющими входами первого и второго формирователей данных, с y.ipaB- л ющими входами первого и второго сумматоров , с первым входом мультинлексора и с первым входом блока управлени  решсгра- ми данных, выходы первого и второго Гхтоков захвата магистрали соединены соответственно с третьими входами первого и второго блоков управлен11Н, вторыми управл ющими входами первого и второго формирователей данных, с входами управлени  г.ервого и второго формирователей адреса, выходы переполнени  первого и второго счетчиков соединены соответственно с вторыми входами первого и второго блоков захвата магистрали и соответственно с вторым и третьим вхо13

14

дами блока управлени  регистрами данных, четвертый вход которого соединен с выходом мультиплексора, второй и третий входы которого соединены соответственно с первыми

выходами первого и второго блоков управлени , вторые выходы которых соединены соответственно с управл ющими входами пер Вого и второго счетчиков.

Таблица 1

Таблица 2

ВДЧ от IB

т С

flO

ша

21

отв

omW

O,

am 15

am 1ft

от lit

omJ6lJ7)JIL.

Dm/S(7)JEL

шв

22

ОТВ

Фиг. 2

к 17

3/f/7

KfZ(t3)

Фиг.З

Х j

44

со

§2

от 18(f9)

л

45

415

25

7/Л /2

UO

п., Н

4Й

ЗДШкв

ffd

ЦПкд

--

2

59

1

-

ШкВ 61

РЗП )

5

56

ЗДП2 К9

57

65

P4J

(19) СЬР К15

ФигЛ

Ш250:

62

om1 от 16

РЛП

. ,5

от 8,9,5

Фиг. 5

Claims (1)

1. Формула изобретения

   Устройство для сопряжения, содержащее блок дешифрации адреса, первый регистр адреса, первый регистр данных, регистр команд, первый блок управления, первый блок захвата магистрали, причем первая группа информационных входов блока дешифрации адреса является первой группой адресных входов-выходов устройства, выходы первой группы блока дешифрации адреса соединены с входами выбора первого регистра адреса и регистра команд, первый управляющий вход блока захвата магистрали соединен с выходом регистра команд и первым входом блока управления, управляющие выходы группы которого соединены с входами группы блока захвата магистрали и образуют управляющие входы-выходы первой группы устройства, отличающееся тем. что с целью повышения пропускной способности устройства за счет организации прямой логической связи между магистралями, в него введены первый и второй формирователи данных, первый и второй формирователи адреса, первый и вторрй сумматоры, первый и второй счетчики, второй регистр адреса, второй регистр данных, блок управления регистрами данных, второй блок захвата магистрали, второй блок управления и мультиплексор, причем вторая группа информационных входов-выходов блока дешифрации адреса является второй группой адресных входов-выходов устройства, выходы второй группы блока дешифрации адреса соединены соответственно с входами выбора первого и второго формирователя адреса, первого и второго счетчиков, второго регистра адреса, первые группы входов-выходов первого, второго формирователей данных являются соответственно первой и второй группами информационных входов-выходов устройства, информационные .выходы первого и второго формирователей данных соединены соответственно с информационными входами первого и второго регистров адреса, с информационными входами первого и второго счетчиков, с информационными входами первого и второго регистров данных и с информационными входами регистра команд, выходы первого и второго регистров данных соединены с информационными входами первого и второго формирователей данных соответственно, выходы группы второго блока управления соединены с входами группы второго блока захвата магистрали и образуют управляющие входы-выходы второй группы устройства, информационные выходы первого и второго регистров адреса соединены соответственно с первыми информационными входами первого и второго сумматоров, информационных выходы первого и второго счетчиков соединены соответственно с вторыми информационными входах:;! первого и второго сумматоров, выходы которых соединены соответственно с информационными входами первого и второго формирователей адреса, выходы которых соединены соответственно с адресными входамивыходами первой и второй гр?. пп устройе ·ва, первый и второй выходы блока управления регистрами данных соединены соответственно с управляющими входами первого и второго регистров данных, третий выход блока управления регистрами данных соединен с управляющим входом регистра команд, четвертый выход блока управления регистрами данных соединен с вторыми входами первого и второго блоков управления, выход регистра команд соединен с входами запроса доступа к магистрали первого и второго блоков захвата магистралей, с первыми входами первого и второго блоков управления, с первыми управляющими входами первого и второго формирователей данных, с управляющими входами первого и второго сумматоров, с первым входом мультиплексора и с первым входом блока управления регистрами данных, выходы первого и второго блоков захвата магистрали соединены соответственно с третьими входами первого и второго блоков управления, вторыми управляющими входами первого и второго формирователей данных, с входами управления первого и второго формирователей адреса, выходы переполнения первого и второго счетчиков соединены соответственно с вторыми входами первого и второго блоков захвата магистрали и соответственно с вторым и третьим вхоI дами блока управления регистрами данных, четвертый вход которого соединен с выходом мультиплексора, второй и третий входы которого соединены соответственно с первыми выходами первого и второго блоков управления, вторые выходы которых соединены соответственно с управляющими входами первого и второго счетчиков.

   Таблица 1

   А А А Адресуемый блок 0 0 0 Регистр 6 адреса младший байт 0 0 1 Регистр 6 адреса старший байт 0 1 0 Регистр 7 адреса младший байт 0 1 1 Регистр 7 адреса старший байт 1 0 0 Счетчики 12 и 13 младший байт 1 0 1 Счетчики 12 и 13 старший байт 1 1 0 Регистр 15 команд

   Таблица 2

   РКО -РКО РК1 РК2 Магистраль 1 Магистраль 2 ЗПА вдч чтн ПРМ ЗАП вдч чтн ПРМ 0 1 0 0 X X 0 1 0 1 X X 0 1 1 0 X X 0 1 1 1 X X 1 0 .0 0 X X 1 0 0 1 X X 1 0 1 0 X X 1 0 1 1 X X

   Фиг.З

   Фиг. 4