SU1456977A1 - Устройство дл селекции и коррекции ошибок при считывании информации - Google Patents

Abstract

Изобретение относитс  к автоматике , в частности к устройству дл  селекции и коррекции ошибок при считывании информации из запоминающих устройств. Цель изобретени  состоит в повышении помехоустойчивости устройства . Поставленна  цель достигаетс  путем уменьшени  в два раза ограничени  на минимальный интервал между ошибками разных каналов, что обеспечиваетс  введением двух сумматоров по модулю два и конструктивным вьтол- нением корректоров в виде трех сумматоров , элемента И и элемента задержки . 1 з.п. ф-лы, 2 ил.

Description

1

Изобретение относитс  к автоматике , в частности к устройству дл  селекции и коррекции опшбок при считывании информации из запоминающих устройств.

Цель изобретени  состоит в повышении помехоустойчивости устройства.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - диаграмма , по сн юща  работу устройства.

Устройство включает первый 1, второй 2, третий 3 и четвертый 4 сумматоры по модулю два (схемы свертки), первую группу элементов 5-7 задерж-- ки, вторую группу элементов 8-10 задержки , первую 11 и вторую 12 группы корректоров, каждый из которых содержит элемент И 13, первый 14, второй 15 и третий 16 сумматоры и зле- мент 17 задержки.

На фиг. 1 также показаны информа ционные входы первой 18-21 и второй

СЛ

22-25 групп, синхронизирующий вход 26, первый 27 и второй 28 управл ющие входы корректора, информационный выход 29 корректора и синхронизирующий выход 30 корректора, а также блок 31 воспроизведени  информации.

Устройство работает следующим образом .

Сигналы из блока 31 через соответствующие элементы 5-10 задержки поступают на входы 26 соответствующих корректоров 11 и 12. Одновременно на каждом такте с помощью схем 1-4 . ,свертки формируютс  контрольные суммы . Кажда  из двух контрольных сумм представл ет собой результат сравнени  символа контрольного канала и свертки символов информации, расположенных в одном полустолбце, а также символов информации, лежащих на од- ной полудиагонали.

nU

СП

Од

;о

Ч

vj

, 1456977

Пусть Ар и BO - соответственно контрольные суммы на данном такте на вькодах схем 3 и 4 свертки. Пусть А,, А, АЗ и В , В, 3 соответствующие контрольные суммы на предьщущих первом, втором и третьем тактах. На фиг. 2 показаны траектории, по кото- вьмисл ютс  некоторые из этих коктро льньк сумм. На данном такте си- ю ключаны к синхрониэирук цим входам гналь А, А, АЗ, В,, В,,В присут- соответствун цих корректоров первой ствуют на выходах элементов 17 задер- группы, информационные выходы котомации , содержащее первый суьматор по модулю два, информационные входы которого  вл ютс  информационными г входами первой группы устройства, первую группу элементов задержки, входы которых соединены с соответствующими информационными входами первой группы устройства, а выходы подключаны к синхрониэирук цим входам соответствун цих корректоров первой группы, информационные выходы котомации , содержащее первый суьматор по модулю два, информационные входы которого  вл ютс  информационными входами первой группы устройства, первую группу элементов задержки, входы которых соединены с соответствующими информационными входами первой группы устройства, а выходы под

рых  вл ютс  информационными выходами первой группы устройства, второй

15 сумматор по модулю два, информационные входы которого  вл ютс  информационными входами второй группы уст - ройства, и вторую группу элементов задержки, входы которых подключе ш

20 к соответствующим информационным входам второй группы устройства, а информационные вькоды соединены с информационными входами соответствующих корректоров второй группы, вьвсоккк соответственно четвертого, п того , шестого, третьего, второго,-первого корректоров 11 .и 12.

В первом корректоре 11 на входы элемента И 13 поступают контрольные суммы Ад и Б д. Если оба эти сигнала имеют высокий уровень (нарушена чет  ость по обеим траектори м), то на выхода элемента И 13 возникает высо- зсий потенциал, означающий опшбку в первом канале, с помощью сумматора i5 инвертируетс  значение информационного символа, с помощью сумматора 25 ды которых  вл ютс  информационными 14 исправл етс  значение контрольной выходами второй группы устройства, сум№)5 АО и с помощью сумматора 15 отличающеес  тем, что, исправл етс  значение контрольной сум- с целью повышени  помехоустойчиво- №5 БЗ.. сти устройства, в него введены траЕсли в первом корректоре ошибка . 30 тий сумматор по модулю два, информа- не .обнаружена, аналогичные операции ционные входы которого соединешл с происход т на том же такте во втором выходами элементов задержки первой корректоре 11, причем здесь в обнару- группы и второго сумматора по модулю женин ошибки участвуют сигналы А и два, а выход подключен к первому уп- В,. Далее операции повтор ютс  в Tpe-jS равл ющему входу первого корректора тьем корректоре 11, обнаруживающем первой группы, четвертый сумматор и исправл кндем ошибки в третьем информационном канале путем сравнени  А и В,.

Одновременно на данном такте ана 40 вого сумматора по модулю два, а вы- логично исправл ютс  ошибки в четвер-. ход подключен к первому управл клцему том, п том и шестом каналах

Так как траектории, показанные на фиг. 2, не могут иметь более одной точки пересечени , то это гарантиру- 45 ме аду собой, второй управл кщий ет, что все ошибки одного любого вход последнего корректора первой канала будут исправлены. При переко- группы подключен к соответствукнцему да на новый такт на выходах элемен- выходу последнего корректора второй. тов 17 задержки происходит переход; группы, а второй управл юпцй вход по- АЗ, А,, АО AI,- 5Q следнего корректора второй группы со- В, В , - BI,

по модулю два, информационные входы которого соединены с вьпсодами элементов задержки второй группы и первчоду первого корректора второй группы , при этом корректоры первой и второй групп последовательно соединеВ

В о В 1,

и на выходах схем 3 и 4 свертки вычисл ютс  новые контрольные суммы А и BO, после чего процесс повтор етс .

Форм у л а изобретен и. 

Claims (2)

1, Устройство дл  селекции и коррекции ошибок при считывании инфорединен с соответствующим выходом последнего корректора первой группы.

2. Устройство по п.1,0 т л и ч а ю- щ 8 е с   тем, что корректоры каж- 55 дои из групп содержат элемент И,один вход которого  вл етс  первым управ- л кндим входом корректора, другой соединен с выходом элемента задержки, а выход подключа  к одному входу перрых  вл ютс  информационными выходами первой группы устройства, второй

сумматор по модулю два, информационные входы которого  вл ютс  информационными входами второй группы уст - ройства, и вторую группу элементов задержки, входы которых подключе ш

к соответствующим информационным входам второй группы устройства, а информационные вькоды соединены с информационными входами соответствуюды которых  вл ютс  информационными выходами второй группы устройства, отличающеес  тем, что, с целью повышени  помехоустойчиво- сти устройства, в него введены тращих корректоров второй группы, вьвсоды которых  вл ютс  информационными выходами второй группы устройства, отличающеес  тем, что, с целью повышени  помехоустойчиво- сти устройства, в него введены тратий сумматор по модулю два, информа- ционные входы которого соединешл с выходами элементов задержки первой группы и второго сумматора по модулю два, а выход подключен к первому уп- равл ющему входу первого корректора первой группы, четвертый сумматор

по модулю два, информационные входы которого соединены с вьпсодами элементов задержки второй группы и первого сумматора по модулю два, а вы- ход подключен к первому управл клцему

ме аду собой, второй управл кщий вход последнего корректора первой группы подключен к соответствукнцему выходу последнего корректора второй. группы, а второй управл юпцй вход по- следнего корректора второй группы со-

вчоду первого корректора второй группы , при этом корректоры первой и второй групп последовательно соедине ме аду собой, второй управл кщий вход последнего корректора первой группы подключен к соответствукнцему выходу последнего корректора второй. группы, а второй управл юпцй вход по- следнего корректора второй группы со-

единен с соответствующим выходом последнего корректора первой группы.

2. Устройство по п.1,0 т л и ч а ю- щ 8 е с   тем, что корректоры каж- дои из групп содержат элемент И,один вход которого  вл етс  первым управ- л кндим входом корректора, другой соединен с выходом элемента задержки, а выход подключа  к одному входу пер5 1456977

вого сумматора, другой вход которогоматора, другой вход которого соединен

соединен с первым управл ющим входомс выходом элемента задержки, при этом

корректора, к одному входу второговход элемента задержки  вл етс  втосумматора , другой вход которого  вл -ц рым управл ющем входом корректора, а

етс  синхронизирующим входом коррек-выход второго сумматора - информационтора , и к одному входу третьего сум-ным выходом корректора.

cpus.i

8s Bt 6r Be

ttu

фиг, г