SU1492482A2 - Устройство дл контрол последовательности чередовани аналоговых сигналов - Google Patents

Abstract

Изобретение относитс  к электросв зи и может быть использовано в устройствах контрол  систем св зи. Цель изобретени  - расширение функциональных возможностей. Устройство дл  контрол  последовательности чередовани  аналоговых сигналов содержит блоки обработки 1 аналогового сигнала, состо щие каждый из эл-тов И-НЕ 2 и 3, эл-ты И-НЕ 4, блок отображени  5, г-р 6 импульсов и блоки фиксации 7 импульсного сигнала, состо щие каждый из триггеров 8, ключей 9 и компараторов 10. Цель достигаетс  путем обеспечени  контрол  последовательности чередовани  импульсных сигналов с помощью введенных блоков фиксации 7. 1 ил.

Description

С1

(Л

4i

;о to

4 00 N9

Ю

Изобретение относитс  к электросв зи , может быть использовано в устройствах контрол  систем св зи, в автоматике, вычислительной технике и  вл етс  усовершенствованием устройства по авт. св. N 1099394.

Цель изобретени  - расширение Функциональных возможностей путем обеспечени  контрол  последователь- ности чередовани  импульсных сигналов .

На чертеже представлена структурна  электрическа  схема предлагаемого устройства.

Устройство дл  контрол  последовательности чередовани  аналоговых сигналов содержит блоки 1-1 1-N обработки аналогового сигнала, включающие первые и вторые злементы И-НЕ 2-1 - 2-N и 3-1 - 3-N, третьи элементы И-НЕ 4-1 - 4-N, блок 5 отображени , генератор 6 импульсов и блоки 7-1 - 7-N фиксации импульсного сигнала, включающие триггеры 8-1 - 8-N,,ключи 9-1 - 9-N и компараторы 10-1 - 10-N.

Устройство работает следующим образом .

В исходном состо нии на входах

С1 - CN блоков 7-1 - 7-N фиксации импульсного сигнала присутствуют сигналы низкого уровн . Поэтому в исходном состо нии триггеры 8 блоков 7 фиксации импульсного сигнала сброшены. Сигналы низкого уровн  поступают с выходов триггеров 8 на первые входы первых и вторых элементов И-НЕ 2 и 3 на выходах которых устанавливаютс  сигналы высокого уровн . Эти сигналы поступают на входы третьих элементов И-НЕ 4, на выходах которых устанавливаютс  сигналы низкого уровн , не вызывающие включени  индикации в блоке 5. Эти же сигналы открывают ключи 9 в блоках 7 фиксации импульсного сигнала, подготавлива  блоки 7 фиксации к работе.

Состо ни  первых и вторьсх входов компараторов 10 одинаково, так как низкие уровни сигналов присутствуют на входах и выходах триггеров 8, поэтому выходы компараторов 10 имеют низкий уровень, и записи в триггеры 8 не происходит. При поступлении на вход С1 сигнала высокого уровн  состо ние входов компаратора 10-1 становитс  различным, на выходе по вл етс

5

0 5

о

0 5

5

0

5

сигнал высокого уровн , который через открытый ключ 9-1 поступает на вход синхронизации триггера 8-1, что приводит к изменению состо ни  его выхода на единичное. Этот сигнал поступает на первые входы первого и второго элементов И-НЕ 2-1 и 3-1. Первый элемент И-НЕ 2-1 переключаетс  в нулевое состо ние, что приводит к переключению выхода третьего элемента И-FIE 4-1 в единичное состо ние и к включению первого индикатора блока 5. Сигнал с выхода третьего элемента И-ИЕ 4-1 закрывает ключ 9-1, что преп тствует дальнейшему изменению состо ни  триггера 8-1. При этом высоким уровнем напр жени  на втором входе первого элемента И-НЕ 2-2 производитс  подготовка его к работе. При по влении сигнала высокого уровн  на входе С2 схема работает аналогичным образом, и загораетс  второй индикатор блока 5 отображени .

Таким образом, при соблкдении заданной последовательности поступлени  сигналов происходит последовательное загорание соответствующих индикаторов блока 5 отображени . При вьтадении из контролируемой последовательности чередовани  сигналов, например, на входе С1 состо ние триггера 8-1 остаетс  нулевым, первые элементы И-НЕ 2-1 и 2-2 и второй элемент И-НЕ 3-1 не измен ет своего состо ни  за счет наличи  на их входах низкого уровн  с выхода триггера 8-1. Третий элемент И-НЕ 4-1 за счет наличи  на его входах высоких уровней напр жени  остаетс  в нуле- вом состо нии, и соответствуюш 1й индикатор, подключенный к его выходу , не горит.

При поступлении сигнала высокого уровн  на вход 02 состо ние входов компаратора 10-2 становитс  различным, состо ние его вькода мен етс  на единичное , через открытый ключ 9-2 этот сигнал переключает триггер 8-2 в единичное состо ние. Сигнал с выхода триггера 8-2 поступает на первые входы первого и второго элементов И-НЕ 2-2 и 3-2. Второй элемент И-НЕ 3-2 блока 1-2 обработки аналогового сигнала открываетс  и пропускает ниу. кочастотные импульсы с выхода генератора 6 импульсов на первый вход третьего элемента И-НЕ 4-2, а первый

элемент И-ПЕ 2-2 остаетс  в единичном состо нии за счет низкого уровн  пропущенного сигнала. Выход третьего элемента И-11Е 4-2 блока 1-2 обработки аналогового сигнала мен ет сво состо ние с частотой генератора 6 импульсов , что приводит к миганию второго индикатора блока 5 отображени , сигнализиру  тем самым о выпадении из заданной последовательности пре- дыдутчего сигнала. При этом ключ 9-1 периодически открываетс , что не позвол ет окончательно фиксировать нарушение заданной последовательности, дл  исключени  случаев пропуска восстановлени  требуемой последовательности чередовани  сигналов. При выпадении каких-либо сигналов из заданной последовательности нарушение в последовательности чередовани  сигналов определ етс  по мигающим с частотой низкочастотного генератора 6 индикаторам блока 5, соответствующим месту нарушени  чередовани  сигна- лов. Возврат устройства в исходное состо ние осуществл етс  подачей на входы С1-CN сигналов низких уровней.

Claims (1)

1. Формула изобретени  Устро) 1СТ}и дл  контрол  последовательности чередова1ш  аналоговых сиг налов по авт. св. N 1099394, о т j и ч а ю щ е е с   тем, что, с целью рас1Ш1реш1  функциональных возможностей путем обеспечени  контрол  поеледоватачьности чередовани  импульсных сигналов, введены N блоков фиксации импульсного сигнала, каждый из которых содержит последовательно соединенные компаратор, ключ и триггер, сигнальный вход Которого соединен с первым входом компаратора и  вл етс  одним из сигнальных входов устройства и первым входом блока фиксации импульсного сигнала, вторым входом и выходом которого  вл ютс  соответственно второй вход ключа и выход триггера, соединенный с вторым входом компаратора, при этом второй вход и выход каждого блока фиксации импульсного сигна.па соединены соответственно с выходом соответствующего третьего элемента И-ПЕ и с первым входом соответствующего блока обработки аналогового сигнала.