SU1504652A1 - Устройство дл организации очереди - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в устройствах управлени  очередностью обслуживани . Целью изобретени   вл етс  повышение достоверности работы устройства за счет исключени  потери запросов с длительностью, меньшей длительности цикла чтени  устройства. Устройство дл  организации очереди содержит два регистра хранени  информации и сдвиговый регистр, две группы элементов И, группу элементов задержки, распределитель импульсов, триггер, элемент ИЛИ, формирователь импульсов, счетчик и коммутатор. В устройстве благодар  использованию сдвигового регистра дл  управлени  коммутатором осуществл етс  выдача на выходы устройства требуемого кода приоритета со счетчика, а применение группы элементов задержки и соединение синхровходов триггеров с входами устройства позвол ет обрабатывать запросы любой длительности, причем исключено срабатывание устройства от кратковременных единичных помех. 1 ил.

Description

Изобретение относитс  к автомати-: ке и вычислительной технике и может быть использовано в устройствах управлени  очередностью обслуживани .

Цель изобретени  - повьшение до- стоверности работы устройства за счет исключени  потери запросов с длительностью, меньшей длительности цикла чтени  устройства,

На чертеже представлена схема устройства.

Устройство содержит первый регистр 1,с триггерами 2, второй и третий регистры 3 и 4, первую группу элементов И 5, вторую группу элементов И 6, элементы задержки 7, распределитель импульсов 8, элемент ИЛИ 9, триггер 10, счетчик П, коммутатор 12, формирователь импульсов 13, группу запросных входов 14 устройст- а, группу информационных выходов 15 устройства, установочный вход 16 устройства и вход 17 чтени  устройства .

Устройство работает следующим образом ,

В исходном состо нии регистры 3 и 4, триггер 10 и счетчик Л1 обнулены. Обнуление производитс  единичным импульсом по входу 16 устройства. Разр ды регистра I обнул ютс  автоматически через элементы задержки 7. Засд

9

сл

fO

3.150

просы на обслуживание поступают по входам 14 устройства, фиксируютс  в триггерах 2 регистра 1 и через элементы И 5 устанавливают в единицу соответствующие разр ды регистра 3, Приоритет запросов возрастает с возрастанием пор дкового номера запроса . Элементы И 5 предотвращают срабатывание регистра 3 при по влении на входах 14 кратковременной единичной помехи, Помехой считаетс  сигнал длительность Которого меньше времени срабатывани  триггера 2, Помеха установит в единицу один из триггеров 2, но через врем , определ ющеес  величиной элемента задержки, триггер 2 возвратитс  в исходное состо ние, Так как триггер 10 обнулен, то регистр 4 и счетчик 11 наход тс  в ре- жиме ожидани  параллельного приема информации, заданном единицей с инверсного выхода триггера 10. По тактовому входу 17 устройства поступают импульсы чтени . Рассмотрим один такт чтени  устройства. По переднему фронту импульса чтени  запускаетс  распределитель импульсов 8. Импульс с его первого выхода через элемент ИЛИ 9 поступает на тактовые входы регистра 4 и счетчика 11, По переднему фронту этого импульса содержимое регистра 3 переписываетс  в регистр 4, а в счетчик 11 заноситс  нулевое значение. Если в регистр 4 записалс  запрос наивысшего приоритета , то единица с N-ro выхода регистра 4 открывает коммутатор 12 и на выходы 15 устройства из счетчика 11 вьдаетс  код наивысшего приоритета, Затем импульсом со второго выхода распределител  импульсов 8 устанавливаетс  в единицу триггер 10, сигнал с инверсного выхода которого переводит регистр 4 в режим сдвига инфор мации,. а счетчик II - в режим счета. Кроме того, формирователь 13 вырабатывает единичный импульс, которьй проходит через элементы И 6 и сбрасывает только те разр ды регистра 3, из которых в регистр 4 переписалась единица. Следующие N импульсов, поступающие через элемент ИЛИ 9 с выходов распределител  импульсов 8, последовательно сдвигают информацию в регистре 4 и прибавл ют единицу к содержимому счетчика 11. Если в i-M разр де регистра 4 была единица, то на выходы 15 устройства из счетчика 11 через коммутатор 12 будет выдан код i-ro запроса. Регистр 4 после окончани  каждого цикла чтени  будет обнулен, (N+3)-M импульсом с выхода распределител  импульсов 8 триггер 10 устанавливаетс  в нуль.

Следующие циклы чтени  происход т аналогично.

Claims (1)

1. Формула изобретени 

   Устройство дл  организации очереди , содержащее первый регистр, первую группу из N элементов И (где N - число запросных входов устройства , первый элемент задержки, распределитель импульсов, элемент ИЛИ и счетчик, причем первый вход каждого i-ro элемента И первой группы (i 1,N) соединен с i-м запросным входом устройства, второй вход i-ro элемента И первой группы соединен с выходом i-ro разр да первого регистра, отличающеес  тем, что, с целью повьшени  достоверности работы устройства за счет исключени  потери запросов с длительностью, меньшей длительности цикла чтени .уст- ройства, в него введены N-1 элементов задержки, второй и третий регистры , втора  группа из N элементов И, триггер,,формирователь, импульсов и коммутатор, причем i-й синхронизирующий вход первого регистра соединен с i-M запросным входом устройства, i-й информационный вход первого регистра соединен с шиной питани  устройства , i-й нулевой вход через i-й элемент задержки подключен к выходу i-ro разр да первого регистра, выход i-ro элемента И первой группы соединен с единичным входом i-ro разр да второго регистра, нулевой вход i-ro разр да которого соединен с выходом i-ro элемента И второй группы, выход i-ro разр да второго регистра соединен с i-M информационным входом третьего регистра, выход i-ro разр да которого соединен с первым входом i-ro элемента И второй группы, выход N-ro разр да третьего регистра соединен с управл ющим входом коммутатора , вторые входы всех элементов И второй группы объединены и соединены с выходом формировател  импульсов, вход которого соединен с инверсным выходом триггера и входами управлени  записью третьего регистра и счетчика , выход коммутатора  вл етс  выходом устройства, информационный вход коммутатора соединен с выходом счетчика, счетньй вход которого соединен с тактовым входом третьего регистра и выходом элемента ИЛИ, первый вход которого соединен с первым выходом распределител  импульсов, второй выход которого соединен с единичным входом триггера, выхода рас- пределител  импульсов с третьего по (Н+2)-й соединены соответственно с входами элемента ИЛИ с второго по (Н+1)-й (Ы+3)-й выход распределител 

   46526

   импульсов соединен с нулевым входом триггера, синхронизирующий вход триггера и второго регистра, а также ус- тановочные входы счетчика и третьего регистра подключены к установочному входу устройства, вход запуска распределител  импульсов  вл етс  входом чтени  устройства, информационные входы счетчика и триггера,.информационные входы всех разр дов второго регистра и последовательный вход третьего регистра соединены с шиной логического нул  устройства.