SU1504801A1 - Управляемый делитель частоты следования импульсов - Google Patents

Description

Изобретение относится к импульсной и вычислительной технике и может быть использовано в синтезаторах частоты следования импульсов, множительно-делительных устройствах. Цель изобретения - улучшение эксплуатационных характеристик устройства путем

2

снижения энергопотребления без уменьшения быстродействия - достигается использованием в качестве второго и последующих счетчиков элементов с уменьшенным быстродействием и энергопотреблением, При этом требования по быстродействию к второму и последующим счетчикам снижены в 2-к раз,где к - разрядность счетчиков, по сравнению с быстродействием первого счетчика, определяющего максимальную входную частоту следования, а энергопотребление определяется в основном первым счетчиком и введенными элементами. Управляемый делитель частоты следования импульсов содержит ис- о точник кодов 1 заданного коэффициента деления, счетчики 2-1 - 2-п,выполненные в виде группы из к разрядов счетных триггеров, входную шину 3, выходную шину 4, КБ-триггер 5 и элемент ИЛИ 6. 2 ил.

1504801 А1

(риг. 1

1504801

Изобретение относится к импульсной и вычислительной технике и может быть использовано в импульсных синтезаторах частоты следования импульсов, множительно-делительных устройствах и других устройствах приборостроения и вычислительной техники.

Цель изобретения - улучшение эксплуатационных характеристик устройства путем снижения энергопотребления без уменьшения быстродействия за счет обеспечения возможности использования в качестве второго и последующих счетчиков элементов с уменьшенными быстродействием и энергопотреблением с

Требования по быстродействию к второму и последующим счетчикам снижены в 2^к раз, где к - разрядность счетчиков, по сравнению с быстродействием первого счетчика, определяющего максимальную входную частоту следования, за счет чего энергопотребление определяется в основном первым счетчиком и введенными элементами.

На фиг, 1 представлена блок-схема управляемого делителя частоты следования импульсов; на фиг. 2 - временные диаграммы его работы.

Управляемый делитель частоты следования импульсов (фиг. 1) содержит источник 1 кодов заданного коэффициента деления, счетчики 2-1 - 2-п импульсов, выполненные в виде групп из к разрядов счетных триггеров с входами параллельной установки,

подключенными к источнику 1 кодов. Инверсные выходы переноса Р второго и последующих счетчиков 2-2 - 2-п соединены с соответствующими счетными входами (-1) последующих счетчиков 2-3 - 2-п, выход старшего разряда первого счетчика 2-1 соединен со счетным входом второго счетчика 2-2, входная шина 3 соединена со счетным входом первого счетчика. Кроме того, устройство содержит выходную шину 4, КЗ-триггер 5 и элемент ИЛИ 6. Инверсный выход переноса последнего счетчика 2-п связан с инверсным входом сброса КЗ-триггера 5, выход которого подключен к инверсным входам разрешения записи второго и последую^ щих счетчиков 2-2 - 2-п и к первому входу элемента ИЛИ 6, второй вход которого связан с инверсным выходом переноса первого счетчика, инверсный вход разрешения записи которого свя10

15

20

25

30

35

40

45

эО

зан с выходной шиной 4, выходом элемента ИЛИ 6 и инверсным входом установки КЗ-триггера 5.

Делитель работает следующим образом.

Импульсы входной последовательности (фиг. 2а) с входной шины 3 (фиг.1) поступают на счетный вход первого счетчика 2-1, работающего в режиме вычитания, в результате чего на выходе () _и старшего разряда формируются импульсы, частота К которых определяется коэффициентом пересчета Кп (емкостью) первого счетчика 2-1 и входной частотой Е_о, поступающей с входной шины 3 (фиг. 26):

г, - ·

’ Кп

Импульсы с инверсного выхода переноса первого счетчика 2-1 частотой

ν Кп

?₁ , длительность которых в -- раз

превышает период входной последовательности импульсов с входной шины 3, поступают на счетный вход второго счетчика 2-2, при этом по фронту импульса уменьшается кодовое состояние второго счетчика 2-2 на единицу и при достижении счетчиком 2-2 нулевого кодового состояния в паузе между импульсами на его счетном входе на инверсном выходе переноса счетчика 2-2 формируется уровень логического нуля (фиг. 2в), который, поступая на счетный вход последующего счетчика, по окончании своим переходом из нулевого состояния в единичное переводит последующий счетчик в новое кодовое состояние, меньшее предыдущего на единицу. Таким образом, на первом выходе переноса последнего счетчика 2-п устанавливается уровень логического нуля в момент времени, когда коды счетчиков 2-2 - 2-п примут нулевые состояния и на втором выходе 0^ старшего разряда первого счетчика установится уровень логического нуля (фиг. 2г).

Низкий уровень импульса с инверсного выхода переноса последнего счетчика 2-п, поступая на инверсный вход сброса КЗ-триггера 5, устанавливает на его выходе низкий потенциал (фиг. 2д), который, воздействуя на инверсные входы разрешения записи второго 2-2 и последующих счетчиков 2-3 - 2-п, заносит в них коды, уста150480

новленные на их входах информации источником 1 кодов, после чего на инверсном выходе переноса последнего счетчика 2-п устанавливается уровень логической единицы. При этом условия сброса триггера 5 снимаются и на первый вход элемента ИЛИ 6 поступает сигнал низкого уровня. Однако на втором входе элемента ИЛИ 6 присутствует сигнал высокого уровня с инверсного выхода переноса первого счетчика 2-1, поступающий через элемент ИЛИ 6 на инверсный вход установки КЗ-триггера 5. Через число тактов входной частоты, определяемое кодом на входах информации счетчика 2-1, на его инверсном выходе переноса возникает сигнал низкого уровня, поступающий на второй вход элемента ИЛИ 6. Так как на первом входе элемента ИЛИ 6 также действует уровень логического нуля с выхода КЗ-триггера 5, то на его выходе появляется сигнал низкого уровня, который поступает на выходную шину 4 устройства, на инверсный вход разрешения записи первого счетчика 2-1 и на инверсный вход установки КЗтриГгера 5, взводит КЗ-триггер 5 и заносит код с информационных входов первого счетчика 2-1 в триггеры этого счетчика₀ Установившийся при этом высокий уровень напряжения на выходе КЗ-триггера 5, поступая на входы разрешения записи счетчиков 2-2 2-п, прекращает процесс записи кода, поступающего на их информационные входы, и устанавливает уровень логической единицы на выходе элемента ИЛИ 6. При этом формирование выходного импульса на выходной шине 4 устройства завершается, перепись кода с информационных входов первого счетчика 2-1 и его триггеры прекращается, а КЗ-триггер 5 становится чувствительным к новому импульсу сброса в новом цикле работы. Длительность импульса на выходе 4 устройства определяется суммарной задержкой срабатывания элемента ИЛИ 6 при переходе его выходного сигнала из состояния логического нуля в состояние логической единицы и задержкой сигнала переноса первого счетчика 2-1 при занесении параллельного кода, а также временем переключения КЗ-триггера 5 в единичное состояние. Таким образом, при суммарном времени задержки сигнала в первом счетчике 2-1, элементе

ИЛИ 6 и КЗ-триггере 5 меньшем, чем половина периода повторения входных импульсов, на выходе 4 устройства появляется импульс (фиг. 2ж) каждый раз, когда кодовое состояние первого счетчика 2-1 становится нулевым, а второй и последующие счетчики 2-22-п находятся в состоянии занесения в них начального кода источника 1 кодов, после того, как их кодовое состояние приняло нулевое состояние. Так как длительность импульсов на счетных входах второго и последующих счетчиков 2-2 - 2-п равна половине периода импульсной последовательности на выходе старшего разряда первого счетчика 2-1 (фиг. 2б):

„ _ Кп _ Κη_ ί βχ

^{1 и} ~ 2р7 ^_2 ' ’

то требования к быстродействию второго 2-2 и последующих счетчиков 2-3' 2-п в К п=2 раз меньше, чем для первого счетчика 2-1,

Claims (1)

1. Формула изобретения Управляемый делитель частотьг следования импульсов, содержащий источник кодов заданного коэффициента деления , входную и выходную шины, η счетчиков импульсов, входы информации которых соединены с выходами источника кодов заданного коэффициента деления, причем счетный вход первого счетчика импульсов подключен к входной шине, инверсные выходы переноса ί-χ счетчиков импульсов - к счетным входам (ί+1)-χ счетчиков импульсов, где ί=2-(η-1), а входы разрешения записи с второго по г.-й счетчиков импульсов соединены между собой, отличающийся тем, что, с целью снижения энергопотребления без уменьшения быстродействия, в него введены КЗ-триггер и элемент ИЛИ, выход которого соединен с выходной шиной и с инверсным входом установки КЗ-триггера, инверсный вход сброса которого подключен к инверсному выходу переноса η-го счетчика импульсов, а выход - к инверсному вхо ду разрешения записи второго счетчика импульсов и первому входу элемента ИЛИ, причем выход старшего разряда первого счетчика импульсов соединен со счетным входом второго счетчика импульсов, инверсный выход переноса - с вторым входом элемента ИЛИ, а инверсный вход разрешения записи с выходной шиной.

   1504801