SU1520523A2 - Имитатор канала - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники, может быть использовано дл  контрол  и наладки периферийных устройств и  вл етс  усовершенствованием известного имитатора по а.с. N 1174927. Целью изобретени   вл етс  повышение производительности имитатора. Дл  достижени  цели в имитатор канала по а.с. N 1174927 введен блок буферной пам ти, содержащий пам ть, выходной регистр пам ти, регистр индикации, счетчик адреса, коммутаторы информации, адреса и управл ющих сигналов, узел приоритета и узел микропрограммного управлени  пам тью. 11 ил.

Description

Изобретение относитс  к вычислительной технике, может быть использовано дл  контрол  и наладки периферийных устройств (ПУ) и  вл етс  усовершенствованием известного имитатора канала по авт. св. № 1174927.

Целью изобретени   вл етс  повышение производительности имитатора.

На фиг.1 представлена блок-схема имитатораJ на фиг.2-5 - функциональные схемы блока буферной пам ти, узла приоритета, блока перезапусков и узла микропрограммного управлени  пам тью соответственно на фиг.6 - блок-схема алгоритма функционировани  узла микропрограммного управлени  пам тью; на фиг.7-11 - функциональные схемы блока стандартного сопр жени , блока управлени , блока формировани  данных, блока селективной индикации и пульта оператора, соответственно.

Имитатор канала (ИК)-содержит ши- ны 1 информационного входа-выхода ИК,

блок 2 стандартного сопр жени , блок 3 управлени , буферный регистр 4, блок 5 пам ти данных, .блок 6 пам ти управл ющих слов, блок 7 формировани  данных, регистр 8 данных, регистр 9 управл ющих слов, блок 10 селективной индикации, блок 11 перезапусков , пульт 12 оператора, шины 13 и 14 входа и выхода сброса имитатрра, блок 15 буферной пам ти, шины 16 и 17 управл кнцего и информационного входов блока 15 пам ти, шинЬ: 18-24 вхо- ROB, шину 25 выхода, шину 26 дополнительного управл ющего входа блока 15 буферной пам ти. ,

Блок 15 буферной пам ти содержит (фиг.2) пам ть 27, выходной регистр 28 пам ти, счетчик 29 адреса, узел 30 микропрограммного управлени  пам тью , коммутаторы 31 информации, 32 адреса, 33 управл кицих сигналов,узел (схему) 34 приоритета и регистр 35 индикации.

(Л

G

:л

N5

л

N9

:л

1Ч

3

Узел 34 содержит (фиг. 3) элементы И 36 и 37, элемент 38 задержки, триггеры 39 и 40, элементы И 41 и 42,.триггеры 43 и 44, элемент ИЛИ 45 и элемент 46 НЕ.

Блок 11 содержит (фиг. 4) элемент ИЛИ 47, элементы И 48-50, формирователь 51 импульсов, элементы И 52 и 53, коммутатор 54, делитель 55 частоты и генератор 56.

Узел 30 микропрограммного управлени  пам тью содержит (фиг.5) входной мультиплексор 57, посто нную пам ть (ПЗУ) 58 и выходной регистр 59

Блок 2 стандартного сопр жени  содержит (фиг.7) усилители-передатчики 60, усилители-приемники 61 сигналов идентификации и управлени , усилители-приемники 62 и усилители-передатчики 63 сигналов и ШИН-К, узел 64 контрол  четности, схему 65 сравнени  адресов, узел 66 формировани  контрольного разр да, дешифратор 67 байта состо ни , коммутатор 68.

Блок 3 управлени  содержит (фиг.8 мультиплексор 69, посто нную пам ть (ПЗУ) 70 и выходной регистр 71.

Блок 7 формировани  данных содержит (фиг.9) коммутатор 72, регистр

73сдвига, посто нную пам ть (ПЗУ)

74символьных кодов, счетчик 75 и схему 76 сравнени .

Блок 10 селективной индикации со держит (фиг. 10) схему 7.7 сравнени , счетчик 7в, элемент ИЛИ 79, шину 80 сигнала Количество байт первого входа блока, шины 81-84-сигналов

Сброс пульта, Байт данных,Байт состо ни , Разрешение второго входа блока.

Пульт 12 оператора содержит (фиг.11) регистр 85, элементы 86 индикации, тумблерные регистры 87- 90, переключатель 91, кнопку 92 сбрса и начальной установки.

Посредством шин 1 имитатор канал подключаетс  к ПУ. Блок 2 осуществл ет согласование входных и выходных сигналов интерфейса, дополн ет КОДВ1 адресов операций и данных, передаваемых в ПУ по шинам 1 контрольным разр дом, сравнивает адрес, поступивший от ПУ по шинам t, с заданным , контролирует на четность байты адресов, состо ний и данных, поступающих от ПУ по ШИН-А, дешифрирует байт состо ни . Блок 3 обеспечивает координацию работы всех узлов ИК с

0

5

0

5

помощью управл ющих и синхронизирующих сигналов, формируемь1х блоком в соответствии с заданной программой режимами сигналами от ПУ и алгоритмами работы. Буферный регистр 4 служит дл  запоминани  байтов данных, адресов и состо ний, поступающих по ШИП-А от ПУ через блок 2, содержимое регистра 4 индицируетс  на пульте 12 оператора. Блок 5 пам ти данных служит дл  хранени  и вьдачи данных в ПУ по ШИН-К через регистр 8 и блок 2, предварительно занесенных в блок 5 с пульта 12 оператора. Эти данные необходимы дл  разметки носителей задани  границ и зон и т.д. при работе с ПУ типа накопителей на лентах, дисках, барабанах (т.е. данные , организованные в произвольные, достаточно структуры) . Блок 6 пам ти управл ющих слов служит дл  хранени  заданной с пульта 12 оператора программы состо ний из управл ющих слов следующего формата:

НПУ : КОП : КЧ : ФА : БПД,

где НПУ - поле номера периферийного устройства}

КОП - поле кода операции, КЧ - поле количества чисел

РПД - поле базы пам ти данных ,

ФА - поле флажков.

Содержание полей НПУ и КОП передаетс  в ПУ. Со; ержимое поли КЧ определ етс  количеством передаваемых в ПУ или принимаемых ot ПУ байтов данных . В поле ФЛ содержатс  флажки- признаки блокировки счета данных це- цочки данных и команд, работы с тем или другим типом данных и т.п. Поле базы пам ти данных предн значе- но дл программного разбиени  паи - ти данньпс на зоны путем базировани  адреса.

Блок 7 формирует переменный код дл  передачи в ПУ. Регистры 8 и 9 служат дл  хранени  текупрсс значений соответственно байта данньос и управл ющего слова. Запись в регистры 8 и 9 производитс  из соотйетствую- щего блока 5 или 6 или с пульта 12. Блок 10 селективной индикации управл ют записью в буферный регистр 4

заданных с пульта байтов данных или состо ний, поступающих от ПУ. Блок 11 перезапусков обеспечивает циклический режим работы ИК при наличии неис

правностей в ПУ, а также совместную работу с другим ИК, который подключаетс  к шинам 13 и 14. Пульт 12 содержит органы управлени  и индикации и служит дл  задани  режимов работы ИК и контрол  работы ПУ.

Блок 15 буферной пам ти обеспечивает прием, хранение и вьщачу на элементы индикации пульта 12 массивов информации, поступающих из ПУ по шинам 1 или из сечени  управление внешним устройством (УВУ) - внешнее устройство (ВУ). К шинам 16 и 17 подключаетс  сечение УВУ-ВУ. Пам ть 27 обеспечивает накопление массивов поступающей информации.„Выходной регистр 28 служит дл  хранени  текущего информационного слова. Счетчик 29 служит дл  формировани  адреса пам ти 27 при записи информации. Узел 30 микропрограммного управлени  пам тью вырабатывает сигналы, управл ющие работой пам ти 27. Коммутатор 31 служит дл  передачи информации,на вход регистра 28, коммутатор 32 - дл  передачи информации на адресный вход пам ти 27, коммутатор 33 - дл  передачи информации на вход схемы 34 приоритета . Схема 34 приоритета  вл етс  арбитром при одновременном обращении к пам ти 27 с выходов коммутатора 3 и блока 11. Регистр 35 индицирует текущее информационное слово. Элемент И 36 обеспечивает передачу сигналов на вход сброса триггера 39. Элемент И 37 обеспечивает передачу сигналов, поступающих на вход сброса триггера 40.

Элемент 38 задерживает сигнал,

поступакнций из узла 30 на входы сброса триггеров 43 и 44.

Триггеры 39 и 40 фиксируют поступление за вок соответственно из коммутатора 30 и с шины 26. Элементы И 41 и 42 обеспечивают пезредачу сигналов на установочные входы триггеров 43 и 44, Триггеры 43 и 44 фиксируют сиг налы, определ ющие режим работы пам - ти 27. Элемент ИЛИ 45 служит дл  передачи сигналов с выходов триггеров 43 и 44 на вход схемы 34 приоритета. Элемент НЕ 43 запрещает передачу сигналов через элементы И 41 и 42 при наличии сигнала на выходе элемента ИЛИ 45.

Входной мультиплексор 57 содержит набор микрокоманд узла 30. Выходной

10

15

20

25

40

Q

30

35

4S

5

регистр 59 обеспечивает хранение текущей микрокоманды ПЗУ 58.

Усилители-передатчики 60 и 63 предназначены дл  усилени  сигналов, передаваемых в ПУ, а усилители-приемники 61 и 62 - дл  усилени  сигналов , принимаемых от ПУ. Контроль по четности байтов, принимаемых от ПУ, осуществл етс  с помощью узла 64.Схема 65 сравнивает номер ПУ, переданный по ШИН-К, с номером ПУ, прин тым по ШИН-А, с вьздачей результата в блок 3. С помощью узла 65 формируетс  контрольный разр д байта, передаваемого в ПУ, с передачей его в ПУ. Дешифратор 66 определ ет тип байта состо ни , принимаемого от ПУ.

Через коммутатор 68 поступает информаци  из регистра 9 (при вьщаче номера ПУ) либо из регистра 8, либо из блока 7 (при передаче данных в ПУ) .

Назначение отдельных узлов блока 3 управлени  идентично назначению соответствующих узлов узла 30.

Регистр 73, ПЗУ 74 и счетчик 75 блока 7 формируют массивы чисел, передаваемые в ПУ. Коммутатор 72 по указател м, поступающим из регистра 9, выбирает один из трех источников этих чисел - регистр 73, ПЗУ 74 или счетчик 75.

Указатели содержатс  в соответствующем поле управл ющего слова. Независимо от того, какой из трех источников выбран, счетчик 75 подсчитывает количество переданных байтов, а схема 76 сравнивает с количеством, заданным в соответствунмцем поле управл ющего слова. Сигнал сравнени  поступает в блок 3.

Схема 77 сравнивает номер поступившего байта данных (состо ний) с набранным на блок 12. Счетчик 78 обеспечивает подсчет количества пос тупивших байтов данных (состо ни ) от ПУ. Элемент ИЛИ 79 обеспечивает передачу сигналов Байт данных с шины 82 или Байт состо ни  с шины 83 на счетный вход счетчика 78, По шине 80 сигнала Количество байт из блока 12 передаетс  номер требуе мого байта. По сигналу на шине 81 Сброс пульта осуществл етс  начальный сброс счетчика 78. По шинам 82 и 83 Байт данных л Байт состо ни  передаютс  сигналы, свидетельствующие о поступлении из ПУ соответ71520523

ственно байта данных или байта состо ни . Наличие сигнала на шине 84 Разрешение свидетельствует о наличии режима Блок селекции включен.

Регистр 85 служит дл  хранени  сигналов интерфейса, На элементах 86 индикации отображаетс  состо ние ре-, гистров 8, 9 и 85, тумблерные регистры 87-90 задают количество байтов дл  блока 10, байты данных дл  блока 8, управл ющие слова дл  блока 9, код частоты дл  блока 11, адрес дл  блоков 5 и 6. Переключатели 91 режимов служат дл  задани  основных и вспомо- i гательных режимов блоков 3, 5, 6 и 11.

Имитатор канала работает следующим образом.

Предлагаемый ИК вьтолн ет два ви10

анализирует байт состо ни . Если байт состо ни  не содержит указателей сбо  то блок 3 организует обмен данными с ПУ. При приеме данных от ПУ в ИК последние контролируютс  блоком 2 на четность и при необходимости (сбой по четности в.данных или режим работы Такт) занос тс  в регистр 4 и индицируютс  на пульте 12. При передаче данных в ПУ последние поступают из блока 7 или 5. Выбор источника данных определ ет значение соответствующих разр дов в поле ФЛ управл ющего слова, наход щегос  в данный момент в регистре 9. Если источником  вл етс  блок 7, то в поле ФЛ имеетс  также указатель, определ ющий тип данных. Если источником

да работ: Программирование и Конт- 2о данных  вл етс  блок 3, то адрес дан30

роль ПУ. Вид работы Программирование предназначен дл  задани  программы проверки ПУ и режимЬв работы ИК. Задание программы заключаетс  в записи в блок 6 через регистр 9 yri- 25 равл ющих слов, заданных с пульта 12, по адресам, заданным также с пульта 12. При необходимости (в программе есть управл ющие слова, содержащие признак работы с пам тью данных) с пульта 12 через регистр 8 в блок 5 занос тс  данные. Кроме того, органами управлени  на пульте 12 задаютс  основные и вспомогательные режимы работы. Основные режимы - Такт, Автомат, Генератор, вспомогательные - Монопольный, Ведомый, Комплекс, Блок селекции включен и т.д.

После задани  программы проверки осуществл етс  ее контроль, а .при необходимости и контроль данных путем считывани  управл ющих слов и данных на элементы индикации пульта 12 соответственно из блоков 6 и 5 через регистры 9 и 8. После этого устанавливаетс  вид работы Контроль ПУ, в котором осуществл етс  собственно проверка ПУ. .

При этом блок 3 выбирает из блока 6 в регистр 9 первое управл ющее слово и вводит в ПУ последовательность сигналов начальной выборки, в процессе которой через блок 2 в ПУ поступают байты адреса и кода операции из регистров 9, а от ПУ в блок 2 поступают байты адреса и состо ни . Блок 2 сравнивает адрес, поступающий от ПУ, и заданный в управл ющем слове и

35

40

45

50

55

ньгх определ етс  с учетом пол  БПО управл ющего слова.

В последовательности окончани  ИК получает конечный байт состо ни  от ПУ и в зависимости от указателей в поле ФЛ переходит к вьт олнению следующей команды программы (в поле ФЛ задана цепочка команд) или завершает выполнение проверки (в поле ФЛ отсутствует указатель цепочки команд ) .

При приеме данных от ПУ возникает необходимость их визуального контрол . Контроль отдельных байтов данных или состо ни  осуществл етс  с помощью блока 10, который обеспечивает запись в регистр 4 и последующую индикацию на пульте 12 заданного байта или байта состо ни . Контроль массивов информации, передаваемых из ПУ ito шинам 1 или из сечени  (УВУ) - (ВУ) по шинам 17, осуществл етс  при помощи блока 15. При этом запись в блок 15 данных и их считывание на элементы индикации пульта 12 осуществл ютс  поочередно.

Блок 15 работает следукшр1м образом .

С пульта 12 задаютс  сигналы ре-- жима Тип данных, которые постуцают на входы коммутаторов 31 и 33 и обеспечивают передачу в регистр 28 данных либо с шин .1 (через блок 2), либо с шин 17, а также передачу на вход схемы 34 приоритета сигналов обращени  в пам ть 27 из блока 3 (сигналы, идентифигщрующие байт данных на 1 ИНФ-А, ИНФ-К, Чтение) или по сигналам , внешнего управлени , поступаю

0

анализирует байт состо ни . Если байт состо ни  не содержит указателей сбо , то блок 3 организует обмен данными с ПУ. При приеме данных от ПУ в ИК последние контролируютс  блоком 2 на четность и при необходимости (сбой по четности в.данных или режим работы Такт) занос тс  в регистр 4 и индицируютс  на пульте 12. При передаче данных в ПУ последние поступают из блока 7 или 5. Выбор источника данных определ ет значение соответствующих разр дов в поле ФЛ управл ющего слова, наход щегос  в данный момент в регистре 9. Если источником  вл етс  блок 7, то в поле ФЛ имеетс  также указатель, определ ющий тип данных. Если источником

данных  вл етс  блок 3, то адрес дан0

5

5

0

5

0

5

ньгх определ етс  с учетом пол  БПО управл ющего слова.

В последовательности окончани  ИК получает конечный байт состо ни  от ПУ и в зависимости от указателей в поле ФЛ переходит к вьт олнению следующей команды программы (в поле ФЛ задана цепочка команд) или завершает выполнение проверки (в поле ФЛ отсутствует указатель цепочки команд ) .

При приеме данных от ПУ возникает необходимость их визуального контрол . Контроль отдельных байтов данных или состо ни  осуществл етс  с помощью блока 10, который обеспечивает запись в регистр 4 и последующую индикацию на пульте 12 заданного байта или байта состо ни . Контроль массивов информации, передаваемых из ПУ ito шинам 1 или из сечени  (УВУ) - (ВУ) по шинам 17, осуществл етс  при помощи блока 15. При этом запись в блок 15 данных и их считывание на элементы индикации пульта 12 осуществл ютс  поочередно.

Блок 15 работает следукшр1м образом .

С пульта 12 задаютс  сигналы ре-- жима Тип данных, которые постуцают на входы коммутаторов 31 и 33 и обеспечивают передачу в регистр 28 данных либо с шин .1 (через блок 2), либо с шин 17, а также передачу на вход схемы 34 приоритета сигналов обращени  в пам ть 27 из блока 3 (сигналы, идентифигщрующие байт данных на 1 ИНФ-А, ИНФ-К, Чтение) или по сигналам , внешнего управлени , поступаю

uydM по шинам 16. На второй вход схемы 34 приоритета поступают непрерывна  сери  сигналов обращени  в пам ть 27 (дл  считывани ) с выхода комутатора 54 (фиг,4),

Схема 34 работает следующим образом . За вки на обращение в пам ть 27 с выходов коммутатора 33 и блока 11 запоминаютс  в триггерах 39 и 40 соответственно. Через элементы И 41 и 42 более приоритетна  за вка поступает в триггеры 43 и 44 (более приоритетной  вл етс  за вка из коммутатора ) и через элементы ИЛИ 45 и НЕ 46 блокирует обслуживание менее приоритетной за вки, а с выхода элемента ИЛИ 45 за вка поступает в узел 30, Сигналы с выходов триггеров 43 и. 44 также поступают в узел 30 и на управл ющие входы коммутаторов 31 и 32, Узел 30 работает в соответствии с алгоритмом, приведенным на фиг, 6. Если обслуживаетс  за вка от коммутатора 33 (установлен триггер 43), узел 30 формирует сигналы записи байта данных в регистр .28 с выходов коммутатора 31, записи этого байта в пам ть 27 и модификации счетчика 29 (состо ни  2, 3, 4 алгоритма, фиг,6), Сигналом Запись с выхода триггера 43 разрешаетс  передача данных в регистр 28 с выхода коммутатора 31 и адреса на вход пам ти 27 с выходов счетчика 29 через коммутатор 32,

Если обслуживаетс  за вка от блока 11 (сигнал на шине .26), устанавливаетс  триггер 44 и узел 30 формирует сигналы считывани  из пам ти 27 и записи в регистр 28, а затем в регистр 28 байта данных (состо ни  6, 7, 8 алгоритма, фиг.6), Сигналом Чтение с выхода триггера 44 разрешаетс  передача адреса, заданного с пульта 12 через коммутатор 32. После обработки за вки узел 30 формирует сигнал сброса схемы 34 (состо ни  5, фиг.6), подготавлива  схему 34 к обслуживанию следующей за вки. Этот синал через элемент И 36 или 37 сбра- сьшает триггер 39 или 40, а затем через врем , определ емое элементом 38 задержки - триггер 43 или 44.

При программировании нулевым синалом на шине 18 блокируетс  установка триггера 39 и осуществл етс  только считывание данных из блока 15 на элементы индикации пульта 12.

0

5

0

5

0

5

0

5

0

Узел 30 по структуре и принципам функционировани  полностью идентичен блоку 3 управлени , а алгоритм его функционировани  представлен на фиг.6,

Рассмотрим работу блока 3 управлени  по его граф-алгоритму. Исходному состо нию блока 3 соответствует состо ние О его графа, только в таком состо нии на выходе блока отсутствуют сигнал РАБ-К.

При задании режима Контроль ПУ на блок 12 блок 3 переходит в состо ние 1 непосредственно после нажати  кнопки на блоке 12 в режимах Автомат и Такт (наличие сигнала Пуск и отсутствие сигнала Генератор ) или через состо ние 2 в режиме Генератор,

В состо нии 1 блок 3 анализирует режим работы с блоком 6 (выполнение цепочки команд) или с регистром 9 (вьшолнение одной команды) по значению сигнала ЗУП из блока 12. При работе с блоком 6 вырабатьшаетс  сигнал обращени  в блок 6 Обр ЗУК (состо ние 3), и после того, как управл ющее слово из блока 6 запишетс  в регистр 9 (наличие сигнала Ответ БП из блока 6), приступает к процедуре св зи с ПУ (состо ние 4) . Б состо нии 4 блок 3 вырабатыват ет сигнал Вьщ. НВУ, поступающий на вход блока 2. По этому сигналу код номера ПУ из регистра 9 через коммутатор 68 и усилители-передатчики 63 .блока 2 поступает на шины 1. В состо нии 5 блока 3 формируютс  сигналы ВБРК и АДР-К, которые через усилители-передатчики 60 блока 2 поступают на шины 1. От ПУ в блок 2 через усилители-приемники 61 поступают сигналы РАБ-А -и АДР-А, и, кроме того, в блоке 2 осуществл етс  сравнение адресов с помощью схемы 65 (сигнал АДР СП), При отсутствии сигнала АДР СП блок 3 переходит в состо ни  6, 7, 8 и возвращаетс  в исходное состо ние О, снима  сигналы ВБРК и РАБ-К.

При наличии сигнала АДСП блок 3 из состо ни  5 переходит в состо-  ние 9, снима  с выхода коммутатора 68 сигнал Выд. НОУ и подава  сигнал Выд-.КОП, по которому на выход коммутатора 68 поступает код операции из регистра 9. В состо нии 9 снимаетс  сигнал АДР-К, при

работе в мультиплексном режиме сигнал ВБР-К (отсутствие сигнала Монопольный ) . В состо нии 10 формируетс  сигнал УПР-К, который через усилители-передатчики 60 блока 2 поступает на шины 1. ПУ на прием кода операции отвечает байтом сосг то ни , сопровождаемым сигналом УПР-А. Байт состо ни  поступает с входов усилителей-приемников 62 на входы буферного регистра 4, узла 64 и дешифратора 67 блока 2. Результаты дешифрации (сигналы нулевого байта состо ни  БС-О, конечного байта ТК, байта состо ни  с указателем Внимание-ВН) и контрол .по четности поступают в блок 3, который по сигналу УПР-А переходит в состо ние 11, снима  сигнал выдачи кода операции и сигнал УПР-К. Из состо ни  11 через состо ние 12 блок 3 переходит в состо ние 13, в котором формируетс  сигнал ИНФ-К. В зависимости от результата дешифрации байта состо ни  и кода операции, хран щегос  в.регистре 9, выполн етс  переход в состо ние 14 или 16 а затем в состо ние 15. Из состо ни  15 после сн ти  ПУ сигнала УПР-А блок 3 переходит в состо ние 17, снима  сигнал ИНФ-К, в состо нии 17 анализируетс  ответ ПУ. При передаче ПУ очередного байта состо ни  блок 3 переходит в состо ние 12, при вьщаче ПУ сигнала ИНФ-А - в состо ние 21 а при отключении ПУ (сн тие сигйала РАБ-А) в состо ние 18.

В состо ние 21 блок 3 формирует сигнал счета байтов +1С4, поступающий на счетньй вход счетчика 75 блок 7, сигнал вьщачи информации в ПУ Вьщ..ИНФ при вьтолнении операции Запись (наличие кода операции Запись на выходе регистра 9), поступающий на вход коммутатора 68 блока 2, и сигнал ИНФ-К. При выполнении операции Чтение информаци  от ПУ с шин 1 через усилители-приемники 62 блока 2 поступает на входы узла 64 буферного регистра. 2. После сн ти  ПУ сигнала ИНФ-А блок 3 переходит в состо ние 2, где снимаютс  сигналы ИНФ-К и Выд. ИНФ. В состо нии 22 провер етс  наличие сигналов ИНФ-А, УПР-А и РАБ-А от ПУ. При наличии сигнала ИНФ-А блок 3 переходит в состо ние 23, где

0

5

0

5

0

5

0

5

производитс  анализ сигнала с выхода схемы 76 сравнени  блока 7 (сигнал совпадени  количества переданных байтов с количеством байтов, заданных в регистре 9, КЧ СОВП). Если сигнал КЧ СОВП отсутствует, то из состо ни  23 производитс  переход в состо ние 21, имитатор принимает от ПУ (или передает в ПУ) следующий байт информации. Если есть сигнал КЧ СОВП, то блок 3 переходит в состо ние ,- передава  через усилители-передатчики 61 в ПУ сигнал окончани  обмена.

После того, как ПУ снимает сигнал ИНФ-А, блок 3 переходит в состо ние 25 и снимает сигнал УПР-К. Из состо ни  25 происходит переход в состо ние 17 с ожиданием ответа ПУ.

Если блок 3 находитс  в состо нии 22, а от ПУ поступают сигналы РАБ-А и УПР-А или снимаетс  сигнал РАБ-А, то блок 3 переходит в состо ние 17, а затем - в состо ние 12 или 13 соответственно.

В состо нии 18 анализируютс  сигналы ЦК (указатель Цепочка команд) из регистра 9, ТК и ВН из дешифратора 67. При наличии сигналов ЦК и ТК (что свидетельствует о нормальном завершении операции ) блок 3 переходит в состо ние 19, где формирует сигнал +1С4, который поступат в блок 6. Из последнего в регистр 9 при этом производитс  запись очередного управл ющего слова из программы проверки. Из состо ни  20 блок 3 переходит в состо ние 1. При наличии сигнала ВН и при отсутствии сигнала ЦК блок 3 переходит в состо ние 20, а затем в состо ние 1,приступа  к вводу в ПУ той же операции, код которой хранитс  в регистре 9. При отсутствии сигналов ЦК и ВН блок 3 через состо ние 8 дит в исходное состо ние ма  сигнал РАБ-К.

Если блок 3 находитс  в HcxoMMbM состо нии О, то от ПУ через шины 1 поступает сигнал ТРБ-А (сигнал РАБ-А отсутствует) он переходит в состо ние 28, где формируетс  сигнал ВБР-К. При поступлении от ПУ сигналов РАБ-А и АДР-А блок 3 переходит в состо ние 27, где снимаетс  сигнал и формиперехо- 0, онируетс  сигнал . В состо нии 27 анализируетс  сигнал .АДР-А, после сн ти  сигнала АДР-А блок 3 переходит в состо ние 17, снима  сигнал УПР-К, и ожидает ответа от ПУ.

Claims (1)

1. Формула изобретени 

   Имитатор канала по авт. св. № 1174927, отличающийс  тем, что, с целью повышени  производительности имитатора, в него введен блок буферной пам ти, причем первый выход блока стандартного сопр жени  и второй вход-выход условий блока управлени  соединены соответственно с первыми информационным и командным входами блока буферной пам ти, ад- ресньй, пусковой входы и вход начальных условий которого подключены соответственно к первому, третьему и шестому выходам пульта оператора, п тый индикаторный вход которого соединен с выходом блока буферной пам ти , синхронизирующий вход которого соединен с третьим выходом блока перезапусков , а вторые инфррмационньй и командный входы блока буферной па- :м ти  вл ютс  соответственно информационным и командным входами загрузки имитатора, причем блок буферной пам ти содержит коммутатор информации и коммутатор управл ющих сигнало . первые и вторые информационные входы которых  вл ютс  соответственно первыми и вторыми информационными и командными входами блока буферной пам ти , а управл ющие входы - пусковым

   0

   5

   0

   5

   0

   5

   входом блока буферной пам ти, счетчик адреса, соединенный выходом с первым информационным входом коммутатора адреса, второй вход которого  вл етс  адресным входом блока буферной пам ти, а выход соединен с адресным входом пам ти, информационный вход и выход которой соединены соответственно с выходом и первым информационным входом выходного регистра, пам ти, вторым информационным входом и управл юпщм входом соединенного соответственно с выходом коммутатора информации и первым выходом узла мик- пропрограммного управлени  пам тью, второй и третий выходы которого соединены соответственно с управл ющим входом пам ти и счетным входом счетчика адреса, узел приоритета и регистр индикации, причем входы режима и маски узла приоритета  вл ютс  соответственно входами синхронизации и начальных условий блока буферной пам ти, а информационный и синхронизирующий входы соединены соответственно с выходом коммутатора управл ющих сигналов и четвертым выходом узла микропрограммного управлени  пам тью, вход условий и п тый выход которого соединены соответственно с первым командным входом блока буферной пам ти и синхровходом регистра индикации, информационный вход и выход которого подключены соответственно к выходу пам ти и индикаторному выходу блока буферной пам ти, выход узла приоритета соединен с адресными входами коммутатора адреса и коммутатора информации.

   «

   If

   e.ffOMf ymofrroflbi 31,32 ж узел 30

   /в |33

   75

   1рие.З

   т

   Г9 21

   8S/t3

   I «51

   sJ

   из

   50

   .Г,5/ I

   :гб

   Л К5/

   РигЛ

   УЧУ//

   1т6пл2

   Т

   HSfif

   I 1 i I I s I

   I

   нбп.Ъ

   t

   /ГЛ7«

   фиг. 5

   i i

   I

   НбпЗ .З V3 5n.8 Из бп 7 фиг.7

   фиг 9

   Шины сигналов

   Коли естдо байт

   80 ИЗ блока И

   Om6fl. f ОтЬл.20т5л.От6л.9 Кдл.Ю

   W

   К9Л.11

   В 5лок1(

   Байт данных Л

   faum состо - ми  83

   Разрешение 8if

   Из блока 3 Фиь.Ю

   Кбл.Ь,3

   ПтП Пд I

   кб .з

   KSfl.s,6