SU1532902A1

SU1532902A1 - Устройство дл диагностировани автоматических систем регулировани

Info

Publication number: SU1532902A1
Application number: SU884427137A
Authority: SU
Inventors: Валентина Васильевна Грицай; Владимир Львович Кодкин; Лариса Викторовна Пагина; Татьяна Геннадьевна Розкина; Мингалей Ярмухаметович Рожапов
Original assignee: Предприятие П/Я Г-4018
Priority date: 1988-05-16
Filing date: 1988-05-16
Publication date: 1989-12-30

Abstract

Изобретение относитс к устройствам дл диагностировани автоматических систем регулировани и может быть использовано дл их контрол . Цель изобретени состоит в упрощении и повышении быстродействи устройства. Устройство дл диагностировани автоматических систем регулировани , состо щих из N функциональных блоков 1.1...1.N, регул тора 2, блока вычитани 3, сумматора 4, содержит (N+1) транзисторных ключей 5.1...5(N+1), компаратор 6, N блоков пам ти 7.1...7.N, N элементов задержки 8.1...8.N, N одновибраторов 9.1...9.N. На вход первого элемента задержки, управл ющий вход ключа 5(N+1), управл ющий вход блока пам ти 7.1 подаетс сигнал запуска, сигнал об исправности каждого из функциональных блоков 1.1....1.N диагностируемой системы поступает с выхода соответствующего блока пам ти 7.1...7.N. 4 ил.

Description

Изобретение относится к автоматике и вычислительной технике, а именно к устройствам для диагностирования автоматических систем регулирования, и может быть использовано для контроля и диагностики аналоговых функциональных блоков сложных замкнутых систем автоматического регулирования.

Цель изобретения - упрощение и повышение быстродействия устройства.

На фиг. 1 представлена структурная схема устройства для диагностирования автоматических систем регулирования; на фиг. 2 - схема блока памяти; на фиг. 3 - графики, поясняющие работу блока памяти; на фиг. 4 - графики, поясняющие работу устройства.

Диагностируемая система содержит η функциональных блоков I - In, регулятор 2, блок 3 вычитания и сумматор 4.

Устройство для диагностирования автоматических систем регулирования (состоит из ключей 5.1 - 5.(п+1), компаратора 6, блоков 7.1 - 7.η памяти, элементов 8.1 - 8. η задержки, η одновибраторов 9.1 - 9.п.

Каждый из блоков 7.1 - 7,η блоков памяти содержит элементы И 10 и 11 и ИЛИ 12.

Устройство работает следующим образом.

В режиме контроля на управляющий вход ключа 5.(п+1) подается ”1 сигнал запуска (фиг. 4а), Этот сигнал закрывает ключ 5.(п+1), через который регулируется сигнал с выхода функционального блока 1,п в рабочем режиме. При этом контур, образованный блоком 2 и. функциональными блоками 1.1 - 1.п, размыкается. На выходе регулятора 2 появляется сигнал насыщения (фиг. 46), а на выходе компаратора 6 - нулевой сигнал (фиг. 4в). Сигнал ”1” (сигнал запуска) поступает также на элемент 8.1, на выходе которого сигнал 1” появляется через время задержки ΐ_3ι(φΐίΓ, 4г), С элемента 8.1 задер-жки сигнал 1 поступает на одновибратор 9.1, на выходе которого формируется сигнал длительностью ί₀₈~1 (фиг. 4д). Этот сигнал поступает на управляющий вход ключа 5.1. Ключ 5.1 открывается, замыкая контур, образованный регулятором 2, функциональным блоком 1.1, ключом 5.1, сумматором 4 и блоком 3. Выходной сигнал функционального блока 1.1 через.ключ 5.1 и сумматор 4 поступает на входы блока 3 и регулятора. Если функциональный блок 1.1 исправен, то сигнал на его выходе через время t, определяемое быстродействием образовавшегося контура, станет равным сигналу управления U_y, а сигнал на выходе блока 3 - равным 0, сигнал на выходе компаратора 6 - I. (фиг. 4в),

При соответствии динамических характеристик функционального блока

1.1 заданным время t выхода сигнала 1 с компаратора 6 должно соответствовать длительности импульса ί_βΒ ^_1 одновибратора 9, т.е. t-ii_oe-l, а уровень на выходе блока 2 U_flOp должен соответствовать порогу компаратора 6 (фиг. 46), Сигнал 1 (сигнал запуска), поступивший также на элемент 8,1 задержки и управляющий вход ключа

5,(п+1), поступает на управляющий вход блока 7.1 (фиг. За), Сигнал длительностью ?_ов-1 с выхода одновибратора 9.1 поступает на первый вход блока 7.1 памяти (фиг. 36), При этом на выходе блока 7.1 остается сигнал 0 (фиг. Зг). Через время t на выходе компаратора 6 появляется сигнал ’’ 1 ”, который поступает на второй вход блока 7.1 (фиг. Зв) и изменяет сигнал на его выходе на единицу (фиг. Зг), Таким образом, если функциональный блок 1.1 исправен, на выходе блока 7.1 в режиме контроля появляется ”1 (фиг. 4е, Зг), которая сохраняется на время действия сигнала I” на управляющем входе блока

7.1 памяти (фиг. Зг), Как только на управляющем входе блока 7.1 памяти сигнал становится равным О, на его выходе сигнал становится равным 0” (режим сброса). Через время ?₀₆“1 сигнал на выходе одновибратора 9.1 изменяется на 0, при этом закрывается ключ 5,1, размыкается контур, образованный регулятором 2, функциональным блоком 1.1, ключом 5.1, сумматором 4 и блоком 3, на выходе которого формируется сигнал U^, а на выходе компаратора 6 сигнал становится равным 0”. Сигнал с выхода блока 7,1 памяти поступает на вход элемента

8.2 задержки и через время задержки элемента 8.2 задержки поступает на вход одновибратора 9.2 (фиг, 4ж).

Длительность импульса ϊ_Οί~2 одновибратора 9.2 подобрана в соответствии ⁵ 1532902 с быстродействием контура, образованного регулятором 2, функциональными блоками 1.1 и 1.2, ключом 5.2, сумматором 4 и блоком 3 (фиг. 4з), Сигнал с выхода одновибратора 9.2 поступает на управляющий вход ключа 5.2, который, замыкаясь, образует этот контур. Далее работа устройства аналогична рассмотренной (фиг. 4и - м) для функционального блока l.(i+l), при этом роль сигнала запуска (сигнала ”1) на входе элемента 8.1 за- . держки, втором входе ключа 5.(п+1) и управляющем входе блока 7.1 и на входе элемента 3,(1+1) выполняет сигнал 1 с выхода блока 7.ί.

Таким образом, если функциональный блок l.(i+l) исправен, на выходе блока 7,(1+1) в режиме контроля появляется I. Если функциональный блок с порядковым номером к неисправен, т.е. за время t*, меньшее длительности импульса i^g-k одновибратора 9«к, на выходе регулятора 2 не появился сигнал, соответствующий порогу компаратора 6, диагностический цикл останавливается, на выходе блока 7.к сигнал остается равным ”0, на элементы

8, (к.+ 1) - 8.η задержки не подается сигнал ”1”,

9. η не запускаются исправности lk - 1,п не диагностики ляет судить напьного блока 1.к (фиг Заменившего на исправный должить проверку, блоков нет,

7.η появляются сигналы 1, тельствующие об исправности нальных блоков 1.1 - 1,п.

одновибраторы 9.(к+1) , информация об функциональных блоков поступает, дальнейший не происходит, что позвоо неисправности функцио. 4в,н,о,п). , можно проЕсли неисправных на выходах блоков 7.1 свидефункцио-

Claims

Устройство для диагностирования автоматических систем регулирования, ι состоящее из последовательно соединенных сумматора, блока вычитания, регулятора и п функциональных блоков, содержащее компаратор, отличающееся тем, что, с целью упроще ния и повышения быстродействия уст-

5 ройства, в него введены (п+1) ключей, п блоков памяти, η элементов задержки и η одновибраторов, каждый из η сигнальных входов устройства, служащий для подключения выхода соответствующего функционального блока диагностируемой системы, соединен с информационным входом одноименного ключа, п-й сигнальный вход устройства, служащий для подключения выхода η-го функционального блока диагностируемой системы подключен к информационному входу (п+1)~го ключа, каждый из η сигнальных выходов устройства, служащий для подключения одноименного входа сумматора диагностируемой системы, подключен к прямому выходу соответствующего ключа, информационный вход устройства, служащий для подключения выхода регулятора диагностируемой системы, соединен с входом компаратора, информационный выход устройства, служащий для подключения второго входа регулятора диагностируемой системы, соединен с :·: инверсным выходом (п+1)-го ключа, выход компаратора подключен к первым информационным входам η блоков памяти, выход каждого i-ro, кроме п-го, блока памяти подключен к входу (ί+1)го элемента задержки, вход каждого элемента задержки соединен с управляющим входом блокировки одноименного блока памяти, выход каждого из η элементов задержки соединен с входом одноименного одновибратора, выход каждого из которых подключен к второму информационному входу соответствующего блока памяти и управляющему входу одноименного ключа, вход, запуска устройства соединен с входом первого элемента задержки и управляющим входом (п+1)-го ключа, выходы блоков памяти являются информационными выходами устройства.