SU1552191A2 - Устройство дл адресации пам ти - Google Patents
Устройство дл адресации пам ти Download PDFInfo
- Publication number
- SU1552191A2 SU1552191A2 SU884465607A SU4465607A SU1552191A2 SU 1552191 A2 SU1552191 A2 SU 1552191A2 SU 884465607 A SU884465607 A SU 884465607A SU 4465607 A SU4465607 A SU 4465607A SU 1552191 A2 SU1552191 A2 SU 1552191A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- address
- switch
- output
- memory
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл адресации блоков пам ти в модульном исполнении. Цель изобретени - повышение надежности устройства и модульное расширение емкости пам ти. Устройство содержит группу 1 переключателей, группу 2 сумматоров, группу 3 элементов сравнени , блоки 4 пам ти, коммутаторы 5 и схемы 6 сравнени . По входу 8 поступает текущий адрес. Транзистора схема 6 сравнени , в которой текущий адрес попадает в интервал адресов, заданный по первому и второму входам, формирует сигнал управлени коммутатором 5, разреша работу выбранного модул пам ти. 1 ил.
Description
Изобретение относится к автоматике и вычислительной технике, может быть использовано для адресации блоков памяти в модульном исполнении и является усовершенствованием устройства по авт.св. № 1298755.
Целью изобретения является повышение надежности устройства и модульное расширение емкости памяти.
На чертеже приведена функциональная схема устройства для адресации памяти.
Устройство содержит группу переключателей 1, группу сумматоров 2, 15 группу элементов 3 сравнения, блоки 4 памяти, коммутаторы 5, схемы ,6 сравнения, вход 7 базового адреса, адресный вход 8, шину 9.
Устройство работает следующим об- 20 разом в двух режимах: присвоения адресов годным блокам 4 памяти и обращения к системе памяти.
В первом режиме устройство работает аналогично основному устройству. 25
В режиме обращения к системе памяти на вход 8 текущего адреса поступает некоторый адрес А блока памяти
4. Если в j-й схеме 6 сравнения выполняется условие gg + 1 ί А 5^ Амакс ,
- адресный код на втором входе j-й схемы 6 сравнения;
- адресный код на первом ·. входе j-й схемы 6 сравнения .
А НИИ где Αμμν i
А накс
При этом управляющий сигнал с выхода j-й схемы 6 сравнения открывает j-й коммутатор 5, в результате чего адреса, данные и управляющие сигналы поступают только на выбранный j-й модуль памяти, содержащий К блоков 4 памяти. По шине 9 происходит обращение к выбранным блокам памяти.
Claims (1)
- Формула изобретенияУстройство для адресации памяти по авт.св.№ 1298755, отличающееся тем, что, с целью повышения надежности и модульного расширения емкости памяти, в него введены коммутатор и схема сравнения, выход последнего сумматора соединен с выходом модульного наращивания устройства и первым входом схемы сравнения, выход которой соединен с управляющим входом коммутатора, второй вход схемы сравнения соединен с входом базового адреса устройства, первый выход коммутатора соединен с вторыми входами элементов сравнения группы, первый вход коммутатора и третий вход схемы сравнения соединены с адресным входом устройства, первый информационный вход-выход коммутатора соединен с адресными-информационными-управляющими входами-выходами блоков памяти, второй информационный вход-выход коммутатора соединен с адреснымиинформационными-управляющими входами-выходами устройства.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884465607A SU1552191A2 (ru) | 1988-07-26 | 1988-07-26 | Устройство дл адресации пам ти |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884465607A SU1552191A2 (ru) | 1988-07-26 | 1988-07-26 | Устройство дл адресации пам ти |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1298755 Addition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1552191A2 true SU1552191A2 (ru) | 1990-03-23 |
Family
ID=21391954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU884465607A SU1552191A2 (ru) | 1988-07-26 | 1988-07-26 | Устройство дл адресации пам ти |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1552191A2 (ru) |
-
1988
- 1988-07-26 SU SU884465607A patent/SU1552191A2/ru active
Non-Patent Citations (1)
| Title |
|---|
| . Авторское свидетельство СССР ,№ 1298755, кл. G 06 F 12/00, 1985. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890007157A (ko) | 데이타 프로세서 | |
| SU1573458A2 (ru) | Устройство дл адресации | |
| KR960008544A (ko) | 다중 메모리 뱅크 선택을 위한 방법 및 장치 | |
| CA1305801C (en) | Memory mapping unit | |
| JP3456768B2 (ja) | アドレス変換装置 | |
| KR970059914A (ko) | 플래시 메모리 시스템 | |
| GB2228813A (en) | Data array conversion | |
| KR920001532A (ko) | 이중포트메모리장치 | |
| SU1649552A2 (ru) | Устройство дл адресации блоков пам ти | |
| SU1661774A1 (ru) | Устройство дл адресации блоков пам ти | |
| SU1679490A1 (ru) | Устройство дл адресации блоков пам ти | |
| RU98100973A (ru) | Вычислительная система на базе матрицы процессорных элементов | |
| SU1580373A1 (ru) | Устройство дл адресации блоков пам ти | |
| JPH0562786B2 (ru) | ||
| RU1829046C (ru) | Устройство дл поиска свободных зон пам ти | |
| SU1539786A1 (ru) | Устройство дл приоритетного обращени к общей многомодульной пам ти | |
| SU888121A1 (ru) | Устройство дл формировани исполнительных адресов | |
| RU2049348C1 (ru) | Устройство для обращения к общей памяти | |
| SU1499354A1 (ru) | Устройство дл адресации блоков пам ти | |
| SU1141394A1 (ru) | Устройство дл ввода информации | |
| SU1297058A1 (ru) | Устройство дл имитации сбоев | |
| SU551634A1 (ru) | Устройство св зи эвм с объектом | |
| KR950010945B1 (ko) | 복수개의 어드레싱 방식을 겸용한 인터페이스회로 | |
| KR930000674B1 (ko) | Vga 및 모뎀(modem) 제어회로 | |
| JPS63253458A (ja) | アドレス変換回路 |