SU1553985A1 - Коррел тор - Google Patents

Abstract

Изобретение относитс  к измерительной и вычислительной технике. Цель изобретени  - упрощение. В коррел торе точно определ етс  среднее произведение двух сигналов без применени  операции умножени . Это достигаетс  тем, что один из сигналов записывают в режиме накоплени  (суммировани  с предыдущей записью) в блок пам ти по адресам, определ емым вторым сигналом. Полученна  запись воспроизводитс  в пор дке убывани  адресов, а воспроизводимый сигнал дважды осредн ют по времени. Коррел тор содержит блок 1 задержки, накапливающие сумматоры 2,3, сумматоры 4, 11, блоки 5 пам ти, регистры 6, коммутатор 7, блоки 8, 10 инверсии знака, блок 9 нормировани , синхронизатор 12. 2 з.п. ф-лы, 1 ил.

Description

бм

сл ел

го х эо ел

, Изобретение относитс  к измерительной и вычислительной технике и может быть использовано в системах обработки сигналов.

Цель изобретени  - упрощение устройства .

На чертеже приведена схема коррел тора .

Коррел тор содержит блок 1 задержки , накапливающие Сумматоры 2 и 3, сумматоры,Ц, блоки 5 пам ти, регистры 6, коммутатор 7} блоки 8 инверсии знака, блок 9 нормировани , блок 10 инверсии знака, сумматор 11 и синхро- низатор 12.

Коррел тор работает следующим обрезом .

Поступающий с выхода блока 9 сиг

5

39854

После записи в блоки 5 пам ти части соответствующей задан1-К

10

сигнала X

ной длительности Т, начинаетс  последовательна  обработка каждой из полученных записей. При этом запись воспроизводитс  в пор дке убывани  п. Воспроизводимый с выхода блока 5 сигнал Zh(k) подаетс  через коммутатор 7 на вход первого накапливающего сумматора 2, на входе которого дл  последовательных моментов времени (шагов ) имеем:

s к

о -

Vi+

JH-Ј

v,

ZN-4 +

+ Z.

or

нал ° Y- подаетс  на блок 10 инверсии знака, где выдел етс  его модуль /Y-| следовательно, разр дность снижаетс  на единицу (знаковый разр д)t который поступает на адресные блоков 50пам ти и определ ет адрес  чейки каждого из них,, в которую будет осуществлена запись. Содержимое этой  чейки переписываетс  в соответствующий регистр 6 и поступает на вход соответствующего сумматора k, на второй вход которого с соответствующего (выхода блока 1 задержки через блок 8 инверсии знака подаетс  с соответствующей задержкой второй из анализируемых сигналов X . Поскольку блоки 8 и 10 управл ютс  одним сигналом (знаком Y|) они не измен ют знака произведени  Х; Y;.

Получаема  на выходе сумматора k сумма записываетс  в указанную выше  чейку соответствующего блока 5о В результате в  чейке с номером п накапливаетс  сумма Zh(k) тех значений X ;, с соответствующим знаком, дл  которых (V;)n. Следовательно,

ми

Y;

max Y;

n

Zh(k), (1)

Учитыва , что фактическое значение YJ пропорционально величине (Y;

- Y +

.)

1) Y; +

дл  более 1

2

ной оценки коррел ционной функц получаем выражение И

КуЛЮ 21

(n+-)Zn(k),

Следовательно, на выходе второго накапливающего сумматора 3 на предпоследнем и последнем шаге имеем соответственно:

м-«

5

0

5

0

45

50

5

и

-,- V

si+

. ..+SM

(Ds

(3)

CNч

zn +

ь

(4)

что совпадает с выражением МZl (n

Из выражений (3) и (k) видно, что как СN , так и Сц дают одинаковую .по точности оценку коррел ционной функции Hxu(k), соответственно, сверху и снизу с точностью до посто нного множител  „

Из выражени  (4) следует, что на выходе сумматора 11 (выходе коррел тора ) получаем выражение (2), соответствующее наиболее точной оценке коррел ционной функции RXU (k).

формула изобретени 

Claims (3)

1. Коррел тор, содержащий блок задержки , два накапливающих сумматора, синхронизатор, причем информационный вход блока задержки  вл етс  первым входом коррел тора, первый выход синхронизатора соединен с тактовым входом блока задержки, второй выход синхронизатора соединен с тактовыми входами первого и второго накапливающих сумматоров, отличающийс  тем, что, с целью упрощени  коррел тор содержит N блоков пам ти, N регистров , N сумматоров,- коммутатор, причем адресные входы блоков пам ти подключены к второму входу коррел те5155

pa, i-й ,... ,N выход блока задержки соединен с первым входом Ј-го сумматора, выход которого соединен с информационным входом 1-го бло

ка пам ти, выход которого соединен с Ј-м информационным входом коммутатора и с информационным входом i-го регистра , выход которого соединен с вторым входом 1-го сумматора, выход ком-ю лью упрощени  за счет уменьшени 

мутатора соединен с информационным входом первого накапливающего сумматора , выход которого соединен с информационным входом второго накапливающего сумматора, пр мой выход которого 15  вл етс  выходом коррел тора, третий выход синхронизатора соединен с входом разрешени  записи-считывани  каждого блока пам ти, четвертый выход синхронизатора соединен с тактовым 20 входом каждого регистра, п тый выход синхронизатора соединен с управл ющим входом коммутатора.

2. Коррел тор по п. 1, отличающийс  тем, что, с целью повышени  точности, в него введен (N+D-й сумматор, первый и второй

входы которого соединены соответственно с выходом второго накапливающего сумматора и с инверсным выходом первого накапливающего сумматора, выход (N+1)-ro сумматора  вл етс  выходом коррел тора.

3. Коррел тор по пп. 1 и 2, от - личающийс  тем, что, с це

5 0

5

объема пам ти блоков пам ти, он содержит (М+1)-блок инверсии знака и блок нормировани , причем вход блока нормировани   вл етс  вторым входом, коррел тора, тактовый вход блока нормировани  соединен с шестым выходом синхронизатора, i-й выход блока задержки соединен с информационным входом 1-го блока инверсии знака, выход которого соединен с первым входом 1-го сумматора, выход блока нормировани  соединен с информационным ; входом блока инверсии знака, выход которого соединен с адресным входом каждого блока пам ти, вход управлени  знаком каждого блока инверсии знака подключен к входу знакового разр да второго входа коррел тора.