SU1555902A2 - Устройство дл приема сигналов с частотно-фазовой модул цией - Google Patents
Устройство дл приема сигналов с частотно-фазовой модул цией Download PDFInfo
- Publication number
- SU1555902A2 SU1555902A2 SU884434306A SU4434306A SU1555902A2 SU 1555902 A2 SU1555902 A2 SU 1555902A2 SU 884434306 A SU884434306 A SU 884434306A SU 4434306 A SU4434306 A SU 4434306A SU 1555902 A2 SU1555902 A2 SU 1555902A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- phase
- inputs
- input
- subchannel
- Prior art date
Links
- 238000000926 separation method Methods 0.000 claims abstract description 4
- 241001538234 Nala Species 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 claims 1
- 230000010355 oscillation Effects 0.000 description 19
- 230000010363 phase shift Effects 0.000 description 8
- 238000012937 correction Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 101150029019 ATP6 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 208000011580 syndromic disease Diseases 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Изобретение относитс к радиотехнике. Цель изобретени - повышение достоверности приема сигналов. Устройство дл приема сигналов с частотно-фазовой модул цией содержит частотный детектор 1, линии 2 и 14 задержки, интеграторы 3 и 9, блок 4 выделени несущей, фазовый детектор 5, АЦП 6 и 11, блок 7 тактовой синхронизации, блок 8 фазовращателей, ключи 10 и 13, г-р 12 частот, блок 15 декодировани сверточного кода частотного подканала, блок 16 дешифраторов и блок 17 декодировани сверточного кода фазового подканала. Цель достигаетс путем повышени надежности сигнальной синхронизации в фазовом подканале. Устройство по п. 2 ф-лы отличаетс выполнением блока 17 декодировани . 1 з.п. ф-лы, 2 ил.
Description
СП СП
СП
со
о
ГчЭ
Изобретение относитс к радиотехнике , в частности к радиосистемам передачи информации, может использоватьс дл совершенствовани широкого класса цифровых систем передачи дискретных сообщений, представленных в виде сверточных кодов, и вл етс усовершенствованием изобретени по авт.св.К 1262744.
Цель изобретени - повышение достоверности приема сигналов путем повышени надежности сигнальной синхронизации в фазовом подканале.
На фиг. 1 изображена структурна электрическа схема предлагаемого устройства; на фиг.2 - схема блока декодировани сверточного кода фазового подканала.
Устройство содержит частотный це- тектор 1 , первую линию задержки, первый интегратор 3, блок 4 выделени несущей, фазовый детектор 5, первый аналого-цифровой преобразователь (АЦП) 6, блок 7 тактовой синхрониза- ции,блок 8 фэзоврапгателей,второй интегратор 9, в торой ключ 1 0, второй AUIJ 1 1, генератор 12 частот, первый ключ 13, вторую линию 14 задержки, блок 15 декодировани сверточного кода частотного подканала, блок 16 дешифратора, блок 17 декодировани сверточного кода фазового подканала, состо щий из преобразовател J 8 последовательного кода в параллельный, го каналов, каждый из которых состоит из первого коммутатора 19, блока 20 задержки, формировател 21 контрольного сш- нала, второго коммутатора 22, анализатора 23 контрольного сигнала и декодера 24.
Устройство работает следующим образом .
На его вход поступает частотно-фа- зоманипулированный сигнал, который можно представить в виде
Asin(wut +JAW(t)dt +
S(t)
+ ДЧЧО +(O
амплитуда огибающей сигнала ;
50
55
кругова частота и начальна фаза несущего колебани ;
закон изменени частоты несущего колебани
закон изменени фазы сигнала.
С входа приемника сигнал поступает на входы частотного дотектора 1 и первой линии 2 задержки. На выходе частотного детектора 1 формируетс напр жение , которое вл етс монотонной функцией величины отклонени значени частоты принимаемого элемента сигнала (т.е. сигнала, принимаемого за тактовый интервал времени) fc от частоты настройки частотного детектора 1 f :
ИА
i
5
0 5
0
5
0
5
0
5
.
Данное напр жение интегрируетс за врем такта первым интегратором 3, передаточна функци которого определ етс выражением
Un yKA(t)dt,
о
где с/ - посто нна времени интегрировани .
Напр жение с выхода интегратора 3 поступает на вход АДП 6, который преобразует данное напр жение в последовательность двоичных символов (.код), соответствующую частоте принимаемого элемента сигнала. Данный код поступает на управл ющие входы ключа 13 и через линию 14 задержки на вход блока 15.
Сигнал, задержанный линией 2 задержки на врем , равное длительности обработки элемента сигнала в частотном подканале (.1 такт), поступает на вход блока 4, в котором производитс выделение опорного колебани . Данное опорное колебание поступает на вход блока 8,который производит фазовый сдвиг данного колебани ft
п Л О /О 1 X
на 0 ii, 2т- t Um-1 ) -i Это опорное колебание поступает на первый вход блока 7, который по поступающему на его второй вход сигналу формирует из опорного колебани синхронизирующие импульсы с частотой, равной тактовой частоте формируемых АЦП 6 символов. Опорные колебани с указанными выше фазовыми сдвигами поступают на сигнальные входы ключа 13, который производит подключение
ОДНОГО ИЗ СВОИХ ВХОДОВ К ВЫХОДУ В
соответствии с управл ющим сигналом. При этом в начальное врем приема, пока не установлен сигнальный синхронизм , ключ 13 подключает к выходу свой первый вход, на который подаетс опорное колебание с нулевым сдвигом
515559026
Данное опорное колебание поступает анализаторов 23 контрольных сигналов на вход генератора 12 частот, который в блоке 15 и анализаторов 23 конт
формирует сетку опорных частот, поступающих на сигнальные входы ключа 13.. По управл ющему сигналу с выхода АЦП 6, соответствующему частоте прин того элемента сигнала, ключ 13 пропускает на свой выход опорное колебание с частотой прин того элемента сигнала, поступающего на второй вход фазового детектора 5, на первый вход которого подаетс сигнал с выхода линии 2 задержки . На выходе фазового детектора 5 формируетс напр жение, вл ющеес 15 монотонной функцией значени разности фаз прин того и опорного сигналов:
20
()Данное напр жение выдел етс интегратором 9 и поступает на вход АЦП 6, который преобразует его в код, соответствующий фазе прин того сигнала.
Код из фазового подканала поступает на вход блока 17. Одновременно с 25 ним на вход блока 15 поступает код из частотного подканала, задержанный линией 14 задержки на врем прин ти решени в фазовом подканале (1 такт). Блок 15 производит установление цик- 30 левого синхронизма по выделению фазирующей последовательности, накладываемой при передаче на проверочные символы сверточного кода путем суммировани по модулю два. При установле- 35 нии циклового синхронизма коммутаци входов декодера 24 устанавливаетс управл ющими сигналами с первых выходов анализаторов 23 контрольных сигналов в соответствии с определенными данными анализаторами 23 контрольных сигналов в блок 15 положени ми информационных и проверочного символов в кодовой комбинации прин того сверточного кода.
Эти управл ющие сигналы с выходов анализаторов 23 контрольных сигналов (выходов блока 15) поступают на входы блока 17, устанавлива первые коммутаторы 19 и вторые коммутаторы 22 в положени , соответствующие установленной цикловой синхронизации в блок 15. При этом сверточные коды, поступающие на входы каналов декоди40
45
50
довательнос и в каждом из каналов декодировани производитс аналогично данному выделению в блоке 15. При этом прием неискаженной Лавирующей последовательности соответствует по влению на первых выходах анализаторов 23 контрольного сигнала логической , а прием искаженной из-за случайного сдвига Фазы фазирующей последовательности - сигнала логического О. Дп выбранного манипул - ционного кода существз ет однозначное соответствие комбинаций одновременно прин тых н неприн тых в m каналах фазирующих последовательностей произошедшим случайным перескокам фазы опорного колебани которые кратны
Сигналы с первых выходов анализаторов 23 контрольного сигнала поступают на входы блока 16, который опознает вид комбинации единиц и нулей и выдает единичный сигнал на соответствующий управл ющий вход коммутатора 19 дл выбора определенного корректирующего фазового сдвига опорного колебани . К примеру, прием вместо переданной кодовой комбинации 101 комбинации 000 означает произошедший
лскачок Фазы опорного колебани на -,
при котором фазирующа последовательность правильно выделена только во втором канале декодировани , и блок 16 по поступившей на его входы комбинации OJ 0 выдает сигнал логической 3 на тот управл ющий вход ключа 10, который подключает к его выходу опорное
ровани с выходов преобразовател 18, 55 колебание со сдвигом на 3-, т.е.корреканалогичные кодам,поступающим в блок 15 (т.е. одинаковыми вл ютс образующие полиномы данных кодов), и передаютс синхронно с ними, а работа
тирующий сдвиг фазы удовлетвор ет равенству
+ i 2,
5
0
5 0 5
рольных сигналов в блоке 17 синхронизируетс тактовыми импульсами, поступающими с выхода блока 7. i
С установлением циклового синхронизма становитс возможным правильное выделение фазирующей последовательности в каналах декодировани блока 17,. каждый из которых обрабатывает сверточный код, передаваемый по соответствующему крату фазовой манипул ции . Выделение фазирующей после /
довательнос и в каждом из каналов декодировани производитс аналогично данному выделению в блоке 15. При этом прием неискаженной Лавирующей последовательности соответствует по влению на первых выходах анализаторов 23 контрольного сигнала логической , а прием искаженной из-за случайного сдвига Фазы фазирующей последовательности - сигнала логического О. Дп выбранного манипул - ционного кода существз ет однозначное соответствие комбинаций одновременно прин тых н неприн тых в m каналах фазирующих последовательностей произошедшим случайным перескокам фазы опорного колебани которые кратны
Сигналы с первых выходов анализаторов 23 контрольного сигнала поступают на входы блока 16, который опознает вид комбинации единиц и нулей и выдает единичный сигнал на соответствующий управл ющий вход коммутатора 19 дл выбора определенного корректирующего фазового сдвига опорного колебани . К примеру, прием вместо переданной кодовой комбинации 101 комбинации 000 означает произошедший
лскачок Фазы опорного колебани на -,
при котором фазирующа последовательность правильно выделена только во втором канале декодировани , и блок 16 по поступившей на его входы комби, нации OJ 0 выдает сигнал логической 3 | на тот управл ющий вход ключа 10, который подключает к его выходу опорное
тирующий сдвиг фазы удовлетвор ет равенству
+ i 2,
где
- случайный сдвиг фазы Д - изменение фазы опорного колебани .
Символы кодов, поступившие из фазового подканала на вход преобразовател 18, декодируютс декодерами 24, на входы которых поступают информационные символы с выходов коммутаторов 22 и символы синдромов с вторых выходов анализаторов 23 контрольного сигнала, Информаци с выходов декодера 24 поступает на выход блока 17. Аналогично обрабатываютс символы кодов в блоке 15. При этом, гарантированное правильное установление циклового синхронизма в блоке 15 происходит при передаче количества символов сверточного кода, не превышающего длины кодового ограничени , а правильное установление сигнального синхронизма в блоке 17 - при передаче количества символов, не превышающего удвоенной длины кодового ограничени . Дальнейша работа приемника происходит аналогично описанному, причем в установившемс режиме циклового синхронизма осуществл етс непрерывный контроль однозначности фазы опорного колебани и оперативна коррекци перескоков данной фазы.
Claims (2)
- Формула изобретени 1. Устройство дл приема сигналов с частотно-фазовой модул цией по авт. св,№ 1262744, отличающеес тем, что, с целью повышени достоверности приема сигналов путем повышени надежности сигнальной синхронизации в фазовом подканале, введены блок тактовой синхронизации, блок фазовращателей, второй ключ, втора лини задержки, блок дешифраторов, последовательно соединенные блоки де50кодировани , сверточного кода частот- мн первого коммутатора, выход форми- ного и фазового подканалов, причем выход блока выделени несущей соединен с входом генератора частот через последовательно соединенные блок фазовращателей, и второй ключ, другие входы которого соединены с выходами блока дешифраторов, входы которого соединены с выходами блока декодировани сверточного кода фазового подканала, синхронизирующий вход ко- торого и синхронизирующий вход блока- декодировани сверточного кода частотного подканала соединены с выходом блока тактовой синхронизации,55ровател контрольного сигнала соединен с первым входом анализатора контрольного сигнала, второй вход которого вл етс синхронизирующим входом блока декодировани сверточного кода фазового подканала, выходы второго коммутатора и первый выход анализатора контрольного сигнала соединены с входами декодера, выход которого вл етс выходом фазового канала , второй выход анализатора контроль ного сигнала вл етс выходом блока декодировани сверточного кода Фазового подканала.05050первый и второй входы которого соединены соответственно с выходами первого аналого-цифрового преобразовател и блока выделени несущей, выход первого аналого-цифрового преобразовател через вторую линию задержки соединен с входом блока декодировани сверточного кода частотного подканала, выход которого вл етс выходом частотного канала устройства , выход второго аналого-цифрового преобразовател соединен с соответствующим входом блока декодировани сверточного кода фазового канала , выход которого вл етс выходом фазового канала.
- 2. Устройство по п. 1, отличающеес тем, что блок декодировани сверточного кода Фазового подканала содержит преобразователь последовательного кода в параллельный , вход которого вл етс соответствующим входом блока декодировани сверточного кода базового подканала, m групп выходов преобразовател последовательного кода в параллельный соединены с входами m каналов, декодировани , каждый из которых содержит два коммутатора, блок задержки, формирователь контрольного сигнала, анализатор контрольного сигнала и декодер, причем соединенные сигнальные входы первого коммутатора и входы блока задержки вл ютс входами канала декодировани , выходы блока задержки соединены с сигнальными входами второго коммутатора, управл ющие входы которого, объединенные с управл ющими входами первого коммутатора , вл ютс входами блока декодировани сверточного кода Фазового подканала, входы формировател контрольного сигнала соединены с выходамн первого коммутатора, выход форми-ровател контрольного сигнала соединен с первым входом анализатора контрольного сигнала, второй вход которого вл етс синхронизирующим входом блока декодировани сверточного кода фазового подканала, выходы второго коммутатора и первый выход анализатора контрольного сигнала соединены с входами декодера, выход которого вл етс выходом фазового канала , второй выход анализатора контрольного сигнала вл етс выходом блока декодировани сверточного кода Фазового подканала.Отдл.15ВшъЬКбл.16Вых. Ъкб&1бВыл.ъЪК8л.16От 5л. 7 Фиг. г
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884434306A SU1555902A2 (ru) | 1988-06-02 | 1988-06-02 | Устройство дл приема сигналов с частотно-фазовой модул цией |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884434306A SU1555902A2 (ru) | 1988-06-02 | 1988-06-02 | Устройство дл приема сигналов с частотно-фазовой модул цией |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1262744A Addition SU270755A1 (ru) | Способ получения жидких азотно-калиевых удобрений |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1555902A2 true SU1555902A2 (ru) | 1990-04-07 |
Family
ID=21378725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU884434306A SU1555902A2 (ru) | 1988-06-02 | 1988-06-02 | Устройство дл приема сигналов с частотно-фазовой модул цией |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1555902A2 (ru) |
-
1988
- 1988-06-02 SU SU884434306A patent/SU1555902A2/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 1262744, кл. Н 04 L 27/22, 1985. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587662A (en) | TDMA spread-spectrum receiver with coherent detection | |
| FI103159B (fi) | Sisääntulosignaalin suoraan kvadratuurinäytteyttävä vastaanotin | |
| US4425666A (en) | Data encoding and decoding communication system for three frequency FSK modulation and method therefor | |
| US3731198A (en) | Synchronization device for anti-jamming communications system | |
| JPS60212048A (ja) | 符号修正型切替方式 | |
| US4121159A (en) | Method for the synchronization of a transmission path | |
| US3479457A (en) | Method and apparatus for the demodulation of electric waves phase- or frequency-modulated by high-speed coded signals | |
| US2527650A (en) | Synchronization of pulse transmission systems | |
| SU1555902A2 (ru) | Устройство дл приема сигналов с частотно-фазовой модул цией | |
| US3505644A (en) | Methods of conditioning binary information signals for transmission | |
| US3810155A (en) | Method and apparatus for coding a data flow carrying binary information | |
| US4625318A (en) | Frequency modulated message transmission | |
| US6868111B1 (en) | Methods and systems for identifying transmitted codewords after loss of synchronization in spread spectrum communication systems | |
| US8964810B2 (en) | Frequency hopping method for a radio device | |
| SU1091208A1 (ru) | Система дл передачи телеметрической информации | |
| SU1083380A1 (ru) | Система передачи цифровой информации | |
| JPH0142176B2 (ru) | ||
| SU1543563A1 (ru) | Устройство дл приема частотно-фазовых сигналов | |
| SU1197122A1 (ru) | Устройство цикловой синхронизации | |
| SU1181572A3 (ru) | Устройство вызова наземной станции с самолета | |
| SU1432798A2 (ru) | Устройство дл приема сигналов с частотно-фазовой модул цией | |
| SU1758887A1 (ru) | Устройство передачи и приема сигналов | |
| SU818024A1 (ru) | Цифрова система св зи с исправле-НиЕМ ОшибОК | |
| SU365033A1 (ru) | Декодирующее устройство | |
| SU1642590A1 (ru) | Система передачи и приема информации с многоосновным кодированием |