SU1718399A2

SU1718399A2 - Резервированна система

Info

Publication number: SU1718399A2
Application number: SU904840589A
Authority: SU
Inventors: Валерий Иванович Родин
Priority date: 1990-06-18
Filing date: 1990-06-18
Publication date: 1992-03-07

Abstract

Изобретение относитс к автоматике и вычислительной технике, может быть использовано , при проектировании вычислительных систем и устройств повышенной надежности. Целью изобретени вл етс расширение функциональных возможностей системы за счет обеспечени режима поканального обмена. Система содержит восстанавливающий орган 2, а в каждом канале резервировани резервируемое вычислительное устройство 1, блок 3 контрол и управлени , дешифратор 8, регистр 9. мультиплексор 10, элемент И 16 и элемент ИЛИ 17. бил.

Description

Изобретение относится к автоматике и вычислительной технике, может быть использовано при проектировании вычислительных систем и устройств повышенной надежности.

Резервированная система по авт.св. Ns 1584137 содержит восстанавливающий орган. а в каждом канале резервирования резервируемое вычислительное устройство, причем информационный выход вычислительного устройства каждого канала соединен с соответствующим информационным входом восстанавливающего органа, выход которого соединен с информационным входом вычислительного устройства, каждый канал резервирования содержит также блок контроля и управления, дешифратор, регистр и мультиплексор, причем в каждом канале резервирования входы дешифратора. информационные входы регистра и адресные входы мультиплексора подключены к соответствующим выходам восстанавливающего органа, выходы регистра подключен ы к информационным входам мультиплексора, выход которого соединен с соответствующим управляющим входом восстанавливающего органа, в каждом канале резервирования вход стробирования регистра подключен к первому выходу дешифратора, информационный выход резервируемого вычислительного устройства подключен к первому входу блока контроля и управления, к второму входу которого подключен выход восстанавливающего органа, в каждом канале резервирования входы прерывания резервируемых вычислительных устройств соединены с выходом прерывания блока контроля и управления, информационный выход блока контроля и управления каждого резервируемого канала соединен с входами коррекции блоков контроля и управления остальных резервируемых каналов.

Восстанавливающий орган выполнен многоразрядным по разрядности информационных входов, в каждом разряде восстанавливающий орган содержит мажоритарный элемент и по количеству каналов резервирования элементы неравнозначности, причем информационные входы восстанавливающего органа подключены к входам мажоритарного элемента и первым входом соответствующего элемента неравнозначности, а управляющие входы подключены к вторым входам соответствующих элементов неравнозначности, выходы которых соединены с входами мажоритарного элемента, выход которого является выходом соответствующего разряда восстанавливающего органа.

Недостатком известной системы является ограничение ее функциональных возможностей в связи со сложностью реализации обмена информацией трехка5 нальной структуры с одноканальными (нерезервированными) устройствами.

Необходимость организации такого обмена возникает практически во всех высоконадежных резервированных системах 10 контроля и управления в процессе отладки программного обеспечения, настроечных, подготовительных и регламентных работ. При таких работах к трехканальной системе могут быть подключены нерезервирован15 ные устройства документирования и отображения информации, средства отладки программ и т.д. Обеспечение данного режима в системах с мажоритарным резервированием требует ввода информации от 20 одноканального устройства в три канала, что вызывает большие дополнительные затраты аппаратуры на коммутацию соответствующих сигналов.

В известной системе обращение к уст25 ройствам ввода-вывода организовано на магистральном принципе (по адресу). При этом ввод данных ot одного нерезервированного устройства в три канала требует значительного увеличения оборудования, что может оказаться неприемлемым. На30 пример, если адресация к устройствам ввода-вывода осуществляется через η-разрядную шину, то количество информационных входов мультиплексора, управляющего режимом работы восстанавливающего 35 органа, увеличивается на 2п разрядов (для 8 разрядов адреса 256 входов мультиплексора). Реализация такой схемы на стандартных микросхемах возможна только при их каскадном соединении, что значительно 40 увеличивает объем аппаратуры и снижает быстродействие.

Цель изобретения - расширение функциональных возможностей системы путем обеспечения режима поканального обмена. 45 Поставленная цель достигается тем, что в резервированную систему, содержащую восстанавливающий орган, а в каждом канале резервирования резервируемое вычислительное устройство. причем 50 информационный выход вычислительного устройства каждого канала соединен с соответствующим информационным входом восстанавливающего органа, выход которого соединен с информационным входом вы55 числительного устройства, содержащую также блок контроля и управления, дешифратор, регистр и мультиплексор, причем в каждом канале резервирования входы дешифратора. информационные входы реги5 стра и адресные входы мультиплексора подключены к соответствующим выходам восстанавливающего органа, выходы регистра подключены к информационным входам мультиплексора, выход которого соединен с соответствующим управляющим входом восстанавливающего органа, в каждом канале резервирования вход стробирования регистра подключен к первому выходу дешифратора. информационный выход резервируемого вычислительного устройства подключен к первому входу блока контроля и управления, к второму входу которого подключен выход восстанавливающего органа, в каждом канале резервирования' входы прерывания резервируемых вычислительных устройств соединены с выходом прерывания блока контроля и управления, информационный выход блока контроля и управления каждого резервируемого канала соединен с входами коррекции блоков контроля и управления остальных резервируемых каналов, восстанавливающий орган выполнен многоразрядным по разрядности информационных входов, в каждом разряде восстанавливающий орган содержит мажоритарный элемент и по количеству каналов резервирования элементы неравнозначности, причем информационные входы восстанавливающего органа подключены ко входам мажоритарного элемента и первым входам соответствующего элемента неравнозначности, а управляющие входы подключены к вторым входам соответствующих элементов неравнозначности, выходы которых соединены с входами мажоритарного элемента, выход которого является выходом соответствующего разряда восстанавливающего органа, введены в каждый канал резервирования элементы И и ИЛИ, выход элемента ИЛИ подключен к первому входу элемента И, второй вход которого соединен с соответствующим выходом восстанавливающего органа, а выход - с входом стробирования мультиплексора, причем первой вход элемента ИЛИ первого канала подключен к второму входу элемента ИЛИ второго канала и выходу блокировки третьего канала. второй вход элемента ИЛИ первого канала подключен к первому входу элемента ИЛИ третьего канала и выходу блокировки второго канала, первый вход элемента ИЛИ второго канала подключен к второму входу элемента ИЛИ третьего канала и выходу блокировки первого канала.

На фиг. 1 показана функциональная схема резервированной системы: на фиг. 2 вариант подключения информационных входов мультиплексора к выходу регистра; на фиг. 3 - вариант реализации блока контроля и управления; на фиг. 4 - схема микропроцессорного модуля; на фиг. 5 - схема модуля ввода-вывода;.на фиг. 6 - схема восстанавливающего органа.

Система содержит (фиг. 1) резервируемые вычислительные устройства 1. восстанавливающий орган 2, блоки 3 контроля и управления, выходы 4 прерывания, микропроцессорный модуль 5, модуль 6 памяти.

модуль 7 ввода-вывода, дешифратор 8. регистр 9 (номера участка резервирования), мультиплексор 10. входную шину 11, выходную шину 12, вход 13 прерывания, двунаправленную шину 14 устройства 1, выходы 15 дешифраторов, элемент 14 16, элемент ИЛИ 17 и выход 18 блокировки.

Нафиг. 2 обозначены инверторы 19 и21 и дешифратор 20.

Блок 3 контроля и управления (фиг.З) состоит из инверторов 22-49, элементов 5077 неравнозначности, 8-входовых элементов И-НЕ 78-81, элементов ИЛИ 82 и И-НЕ 83, триггера 84, элемента 85 с открытым коллектором, формирователя 86, инвертора

87, дешифратора 88 и регистра 89,

Микропроцессорный модуль 5 (фиг. 4) содержит инверторы 90 и 91, микропроцессор 92. элементы И 93-97, шинный формирователь 98 и регистр 99.

Модуль 7 ввода-вывода (фиг. 5) состоит из шинных формирователей 100, 101 и 103, дешифратора 102, инверторов 104, 105 и 107 и параллельного программируемого интерфейса 106.

На фиг. 6 показан восстанавливающий орган 2 на один разряд, выполненный на элементах 108-110 неравнозначности и мажоритарных элементах 111.

Система работает следующим образом.

В устройствах 1 три микропроцессорных модуля 5 работают синхронно по одинаковым программам, хранимым в модулях 6 памяти. Обмен информацией устройств 1 с периферийными производится через моду45 ли 7 ввода-вывода по двунаправленным шинам 14. Выходные шины 12, предназначенные для передачи адреса, данных и управляющих сигналов, представляют собой совокупность линий связи, иду50 щих от микропроцессорных модулей 5 через восстанавливающий орган 2 и входные шины 11 к модулям памяти 6 и ввода-вывода 7, и наоборот, от модулей памяти 6 и ввода-вывода 7 к микропроцессорным модулям 5.

Система продолжает правильно функционировать при отказе любого из резервируемых компонентов;

При обнаружении отказа конкретного модуля или участка резервирования в системе имеется возможность переключения вое

Ί станавливающего органа в режим работы от одного из двух оставшихся исправными модулей данного типа.

Восстанавливающий орган выполняет мажоритарную функцию выбора два из трёх над входными сигналами. По управляющим сигналам он транслирует информат цию от одного из двух исправных каналов на свой выход.

В исходном режиме регистры 9 (фиг. 1 и 2) установлены в нулевое состояние. При работе системы, в случае отсутствия записи в регистры 9, на выходах мультиплексоров 10 присутствуют также нулевые сигналы. Восстанавливающий орган 2 при этом выполняет мажоритарную функцию.

Переключение восстанавливающего органа в режим работы от одного исправного канала осуществляется подачей на соответствующие входы единичных управляющих сигналов от мультиплексоров 10. Если обнаружен отказ в первом канале, то единичные сигналы должны подаваться от мультиплексоров первого и второго (или третьего) каналов,. при отказе во втором канале - от мультиплексоров второго и третьего (или первого) каналов, в третьем канале - от первого и третьего (или второго) каналов.

При обнаружении отказа в регистры 9 записывается информация, соответствующая номеру отказавшего участка резервирования. Если необходимо отключить отказавший участок, например, в первом канале, то производится запись в регистры тех каналов, с выходов мультиплексоров которых должны подаваться единичные управляющие сигналы для переключения восстанавливающего органа.

’ Избирательная запись в регистры 9 от общего выхода восстанавливающего органа 2 осуществляется соответствующим подключением выходов дешифраторов 8 к управляющим входам регистров. На фиг. 2 показано подключение выхода 1 дешифратора 20 к управляющему входу регистра 9 для первого канала. Для второго канала к •управляющему входу регистра 9 должен быть подключен выход 2 дешифратора 20. для третьего канала - выход 3.

Выработка управляющих сигналов для переключения восстанавливающего органа производится следующим образом.

Если необходимо отключить неисправный микропроцессорный модуль в разряд Q4 регистра 9 соответствующих каналов записывается логическая единица. При последующем обращении микропроцессорного модуля 5 к шинам по командам Запись или Вывод на выходах мультиплексоров 10 соответствующих каналов формируется сиг нал логической единицы, который отключает шины данных (адреса) на время указанного обращения.

По команде Ввод” мультиплексор 10 коммутирует на свой выход сигнал от разряда Q3. Если в этот разряд записана логическая единица, то обеспечивается отключение шин данных от соответствующего модуля ввода-вывода,

По команде Чтение состояние выхода мультиплексора 10 определяется сигналами на адресном входе АО и информационных входах DO, D1. Сигналы Ввод, Вывод, Запись при этой команде отсутствуют. Записью необходимой информации в разряды Q0, Q1 регистра 9 обеспечивается возможность отключения области памяти по адресу А15.

Выработка единичных выходных сигналов от соответствующих мультиплексоров 10 при работе с нерезервированными устройствами ввода-вывода осуществляется при подаче на вход стробирования (стр) мультиплексора 10 сигнала логической единицы (так как выходы мультиплексоров инверсные).

Если нерезервированное устройство ввода-вывода установлено в первый канал, то при обращении к нему по соответствующему адресу модуль 7 ввода-вывода первого канала формирует единичный сигнал, поступающий через выход 18 блокировки, элементы ИЛИ 17 второго и третьего каналов на соответствующие входы элементов И 16, По управляющему сигналу Ввод на входе стр” мультиплексоров 10 с выходов элементов И 16 второго и третьего каналов появляются единичные сигналы для переключения восстанавливающего органа 2. Аналогично для нерезервированных устройств ввода-вывода, установленных в других каналах, формируются по сигналам с соответствующих выходов 18 блокировки единичные уровни на выходах мультиплексоров 10.

Определение отказавшего участка резервирования осуществляется следующим образом,

В блоках 3 контроля и управления (фиг.

3) в случае отсутствия неисправностей триггер 84 установлен в исходное состояние, а на элементах 22-83 осуществляется поразрядное сравнение информации на выходе восстанавливающего органа 2 с информацией на шинах 12. Рассогласование сигналов запоминается на триггере 84, сигнал с выхода которого через инверторы 85 поступает на входы формирователей 86, вырабатывающих импульс записи в регистры 89. Тем самым в регистрах 89 запоминается ин9 формация, характеризующая номер отказавшего канала и состояние мажоритарных шин, например управляющих сигналов(3апись, Чтение, Ввод, Вывод), данных (DO-D7). адреса (АО-А15), признака рассогласования в шинах данных (с элемента 81).

Сигнал с объединенных выходов Элементов НЕ 85 поступает также на входы прерывания микропроцессорных модулей

5. Получив этот сигнал, вычислительное устройство опрашивает регистр 89 через восстанавливающий орган 2 и обрабатывает полученную информацию. Разрядность регистров 89 зависит от необходимой глубины диагностики неисправности. На фиг.З пока- 15 зан регистр 89 на 8 разрядах. Назначение управляющих сигналов, поступающих на входы регистров, следующее: Запись - запись данных D0-D7 по адресу А0-А15 из микропроцессорных модулей в модули памяти: Ввод - ввод данных из модулей ввода-вывода в микропроцессорные модули; Вывод - вывод данных из микропроцессорных модулей в модули ввода-вывода. Запись в разряды D0-D2 регистра кода 001 25 соответствует отказу третьего канала, 100первого канала, 010 - второго канала. По разрядам D3-D6 определяется тип отказавшего модуля, например код 1000 соответствует отказу модуля памяти. 1 - указы вает на 30 рассогласование в шинах данных, а 000 ^J на наличие при этом сигнала Чтение” памяти. По разряду D7 определяется номер неисправного накопителя .памяти. При увеличении разрядности регистра 89 глубина диагностирования также увеличивается.

Микропроцессор 92 (фиг, 4) имеет двунаправленную магистраль данных D0-D.7, которая преобразуется в однонаправленную по сигналу Прием, Регистр 99 предназначен для запоминания состояния, определяющего тип выполняемой Микропроцессором 92 команды. Запись состояния производится по сигналу с элемента И 93. По состоянию регистра 99 и сигналам от микропроцессора 92 на элементах И 94-97 формируются управляющие сигналы Запись”, Чтение. Ввод и Вывод”.

Основным элементом модуля ввода-вывода (фиг. 5) представлен программируемый параллельный интерфейс 106 с тремя портами А, В, С по адресам А0-А1.

Нерезервированные устройства вводавывода могут подключаться к соответствующим шинам адреса, данных и управления в каждом канале через шинные формирователи 100, 101 и 103 и элементы 104 и 105. Дешифратор 102 вырабатывает сигналы выбора элементов 106, работающих в трех каналах синхронно с резервированными устройствами ввода-вывода через шины 14 и сигналы блокировок (выход 18) при обращении вычислительных устройств 1 по адресам, соответствующим нерезервированным устройствам ввода-вывода.

Если нерезервированные устройства ввода-вывода устанавливаются в каждом канале, то их адреса должны быть разными. При выводе данные поступают в три канала одновременно, но реагирует на эти данные только устройство с соответствующим.адресом. При вводе формирование единичного сигнала на выходе 18 обеспечивает соответствующее переключение восстанавливающего органа 2.

Элемент 111 (фиг. 6) выполняет мажоритарную функцию выбора четыре из шести над выходными сигналами. Элементы 108110 неравнозначности инвертируют входную информацию при поступлении на управляющие входы восстанавливающего органа единичных логических уровней или повторяют информацию при нулевых сигналах на управляющих входах.

Claims

Формула изобретения

Резервированная система по авт.св. № 1584137, отличающаяся тем, что, с целью расширения функциональных возможностей системы путем обеспечения режима поканального обмена, в каждый канал резервирования введены элемент И и элемент ИЛИ, выход которого подключен к первому входу элемента И, второй вход которого подключен к соответствующему разряду выхода восстанавливающего органа, а выход - к входу строба мультиплексора своего канала резервирования, причем соответствующие входы элемента ИЛ И каждого канала резервирования соединены с 50 выходами блокировки резервируемых вычислительных устройств остальных каналов резервирования устройства.

>1 <и> 'rx oLo s>

Όΐ,Β •S Q *Ь i$ ^*Q

X л

-N

«S” Сс <л О -** су Ό Ь·) М& г<, А & & А А А А Й^С^СЕ ⁰⁴⁴ ое> 55 «-> ЗГ

—-^x~ - qj _n.

«Ooi'V >5 t §

X^s·*

£ э Aj '4 ч£> Чо <> £

✓

Фае. 2

1718399i z

Ϊ puiuiie 72

ЦО-H? nuiuui /2 }

К MpesepfajpoScMHbi/u щтроист&ш Mofa-fa&dd

Вы&ор kwuMf /8' ~Ю~ л?ГЧ¹

X.

30-3? к шине 11 J

Из?

/— _____z

~—* Mod \ / r &ы8од J M Я < Сброс _r

no И /06 ЯО Л/ №. B5 •.» « ', 5¾ Й7 ив BO 7)6 Ы J? 62 cs • Лм! - • RD 67 WR CO ЯО ci ЛГ * . ♦ • ₽ сг

*\ x

\ x

X

X “X фиг. G