SU1720162A1 - Устройство тактовой синхронизации - Google Patents

Abstract

Изобретение относитс  к электросв зи к может быть использовано в системах передачи данных, управлени  и телесигнализации , работающих по радиоканалу. Цель изобретени  - повышение устойчивости синхронизации путем уменьшени  веро тности сбо  при перерывах св зи. Устройство содержит задающий генератор 1, управл емый делитель 2 частоты, формирователь 3 импульсов, соответствующих фронтам посылок, формирователь 4 сигналов фа- зовых зон, умножитель 5 сигналов, усредн ющий блок 6. пороговый блок 7, элемент ИЛИ 8, дискриминатор 9 сигнал-шум, формирователь 10 управл ющего сигнала, RS-триггер 11, блок 12 задержки. В устройстве при пропадании цифрового сигнала в канале св зи блокируетс  подстройка фазы тактовых импульсов, так как установленное в интервале приема информации значение фазы тактовых импульсов более достоверно , чем то, которое было бы получено в результате продолжавшейс  во врем  перерыва св зи подстройки фазы тактовых импульсов. С момента восстановлени  сигнала в канале св зи в устройств© при работе со значительными перерывами в канале св зи может быть обеспечен нормальный прием сигналов и обеспечено уменьшение веро тности сбо  синхронизации. 2 з.п. ф- лы, 8 ил. Выход - сл С xi ю о Ск ГО Ta/fmSrl flffifr.. «УТЛ-1 Itjnp.Bx. I Фиг.1 JSx.Hatf.ycm.

Description

Изобретение относитс  к электросв зи и может быть использовано в системах передачи данных управлени  и телесигнализации , работающих по радиоканалу.

Цель изобретени  - повышение устойчивости синхронизации путем уменьшени  веро тности сбо  при перерывах св зи.

На фиг. 1 представлена структурна  электрическа  схема устройства тактовой синхронизации; на фиг. 2 - схема управл емого делител  частоты; на фиг. 3 - схема формировател  сигналов фазовых зон; на фиг. 4 - схема умножител  сигналов; на фиг. 5 - схема усредн ющего, блока; на фиг. 6 - схема порогового блока; на фиг. 7 - схема дискриминатора; на фиг78- схема формировател  управл ющего сигнала,

Устройство тактовой синхронизации содержит задающий генератор 1, управл емый делитель 2 частоты, формирователь 3 импульсов, соответствующих фронтам посылок , формирователь 4 сигналов фазовых зон, умножитель 5 сигналов, усредн ющий блок 6, пороговый блок 7, элемент ИЛИ 8, дискриминатор 9 сигнализации, формирователь 10 управл ющего сигнала, RS-триг- гер 11, блок 12 задержки.

Управл емый делитель 2 частоты содержит первый и второй триггеры 13 и 14, элемент И-НЕ 15, шифратор 16, вычитающий счетчик 17, дешифратор 18 нулевого кода, D-триггер 19, формирователь 4 сигналов фазовых зон содержит счетчик 20, дешифратор 21, первый и второй триггеры 22 и 23.

Умножитель 5 сигналов содержит первый и второй элементы И-НЕ 24 и 25. Усредн ющий блок 6 содержит реверсивный счетчик 26, D-триггер 27. Пороговый блок 7 содержит дешифратор 28 нулевого кода, элемент И 29, первый и второй элементы И-НЕ 30 и 31. Дискриминатор 9 сигнал-шум содержит формирователь 32 импульсов, соответствующих центру посылки, формирователь 33 импульсов, соответствующих началу и концу посылки, первый и второй элементы И 34 и 35, блок 36 задержки, интегратор 37, счетчик-делитель 38, первый и второй дешифраторы 39 и 40, первый и второй элементы 41 и 42 задержки, элемент ИЛИ 43, триггер 44. Формирователь 1.0 управл ющего сигнала содержит первый элемент ИЛИ 45, триггер 46, второй элемент ИЛИ 47, элемент И 48.

Устройство тактовой синхронизации работает следующим образом.

Частота импульсов задающего генератора 1 делитс  с помощью вычитающего счетчика 17 управл емого делител  2 частоты , на выходе дешифратора 18 нулевого кода которого, стробируемого импульсами с

шины тактирующих сигналов, формируютс  тактовые импульсы. Счетчик 17 считает импульсы задающего генератора 1 от К0 (или другого, устанавливаемого на него коэффициента К) до 0.

На информационный вход устройства из канала св зи поступает входной сигнал, из которого на выходе формировател  3 формируютс  короткие импульсы, совпада0 ющие по фронту с моментом перехода через ноль информационных посылок.

Умножитель 5 контролирует фазовое соотношение между тактовым импульсом и границей кодовой посылки,

5 Дл  обеспечени  достаточной помехоустойчивости синхронизации фазовое рассогласование интегрируетс  реверсивным счетчиком 26 усредн ющего блока 6.

Сигнал разности фаз накапливаетс  в реверсивном счетчике 26 (реверсивный

0 счетчик с начальной установкой, равной половине его емкости) усредн ющего блока 6. и по достижении заданного порога выходной сигнал порогового блока 7 поступает на управл ющий вход вычитающего счетчика

5 17 управл емого делител  2 частоты.

Если содержимое усредн ющего блока 6 не превышает заданных порогов, на вычитающем счетчике 17 управл емого делител  частоты устанавливаетс  номинальный ко0 эффициент делени  К0, и длина очередного такта  вл етс  номинальной.

В случае, если границы кодовых посылок опережают тактовые импульсы и сигнал разности фаз накапливаетс  в реверсивном

5 счетчике усредн ющего блока 6 до величины , превышающей порог,, на вычитающем счетчике 17 управл емого делител  2 частоты устанавливаетс  уменьшенный коэффициент делени , например К0 - 1, и

0 очередной такт укорачиваетс  на один интервал импульсов задающего генератора 1. Одновременно выходной сигнал порогового блока 7 через элемент ИЛИ 8 устанавливает в исходное состо ние реверсивный счетчик

5 26 усредн ющего блока 6, после чего накопление сигнала возможной разности фаз в усредн ющем блоке 6 начинаетс  сначала. Аналогичным образом устройство работает при отставании границ кодовых посы0 лок от тактовых импульсов. В этом случае при превышении содержимым усредн ющего блока 6 порога на вычитающем счетчике 17 управл ющего делител  2 частоты устанавливаетс  увеличенный коэффициент

5 делени , например К0+1, и очередной такт удлин етс  на один интервал импульсов задающего генератора 1, Так происходит приближение тактовых импульсов к границам кодовых посылок.

Сигналы с формировател  4 сигналов фазовых зон управл ют элементами И-НЕ 24,25 умножител  5 сигналов, разреша  прохождение импульсов с выхода формировател  3 на усредн ющий блок 6. Сигнал на установочный вход управл емого делител  5 2 поступает на каждом тактовом интервале с дополнительного выхода формировател  4. Длительность стробированного интервала приема в каждом цикле св зи определ етс  сигналами, поступающими на входы 10 RS-триггера 11.

Дл  уменьшени  веро тности сбо  при длительных перерывах св зи сигналом низкого уровн , формируемым на выходе дискриминатора 9 сигнал-шум при перерыве 15 св зи, осуществл етс  блокировка выходных сигналов умножител  5, в результате чего и в стробированных интервалах приема информации, определ емых управл ющими сигналами на первом и втором 20 управл ющих входах устройства, прекра- щаетс  подстройка фазы тактовых импульсов .

Дл  предотвращени  блокировки подстройки фазы тактовых импульсов в момент 25 восстановлени  св зи после перерыва, св занного с задержкой выходного сигнала дискриминатора сигнал-шум (по отношению к моменту по влени  детерминированного цифрового сигнала в канале св зи), в начале 30 „интервала приема информации с помощью триггера 46 формировател  ТО управл ющего сигнала, который сигналом с управл ющего входа, совпадающим с началом интервала приема информации, устанавли- 35 ваетс  в единичное состо ние, на выходе формировател  10 управл ющего сигнала формируетс  единичный сигнал, разрешающий подстройку форм тактовых импульсов в течение времени задержки, обеспечивав- 40 мой блоком 18 задержки, так как выходным сигналом последнего триггер 46 формировател  10 управл ющего сигнала сбрасываетс  в нуль.

Дискриминатор 9 сигнал-шум работает 45 следующим образом.

На информационный вход дискриминатора 9 сигнал-шум поступают импульсы с выхода формировател  3 импульсов, соответствующих фронтам посылок в канале 50 св зи. На первый и второй входы дискриминатора 9 сигнал-шум поступают с выхода устройства и с третьего выхода формировател  4 сигналов фазовых зон соответственно тактовые импульсы, имеющие 55 одинаковую частоту и сдвинутые между со- . бой на половину тактового периода.

Различие поступлени  из канала св зи детерминированного цифрового сигнала

или случайного шума основано на различии закона распределени  фронтов сигнала или фронтов случайного шума.

Если фронты сигнала даже при больших временных искажени х распределены с небольшой дисперсией относительно границ идеальной посылки, то в центральной части посылки таких фронтов становитс  незначительное количество (дробление посылок и импульсные помехи).

При воздействии на .вход устройства случайного шума фронты от этого шума распредел ютс  равномерно в интервале всей длительности посылки, поэтому при подсчете выходных сигналов формировател  3 им- пульсов, соответствующих фронтам посылок, в центре и по кра м посылок количество фронтов примерно одинаково, если интервал опробовани  в центре и сумма интервалов опробовани  по кра м посылки равны.

При перерыве цифрового сигнала на вход формировател  3 импульсов поступает шум, уровень которого соизмерим с уровнем цифрового сигнала, что объ сн етс  наличием автоматической регулировки усилени  в приемном устройстве радиоканала .

На выходе формировател  3 импульсов возникают импульсы в момент прохождени  шумового напр жени  через нуль, которые через блок 36 задержки поступают на входы элементов 34 и 35.

Поскольку импульсы от случайного шума распределены равномерно в интервале всей длительности посылки, а длительности центральных импульсов равны сумме длительностей импульсов начала и конца посылки , то по вление импульсов с выходов обоих элементов И 34,35 равноверо тно.

Фазовое смещение выходных сигналов элементов И 34 и 35, соответствующих временному расположению центральной части и боковым част м элементарной посылки, интегрируетс  (реверсивным счетчиком) интегратором 37, при этом импульсы с выходов элементов И 34, 35 вследствие различного управл ющего воздействи  их на счетчик практически не измен ют содержимого последнего, так как после поступлени  импульса на один вход счетчика с большой веро тностью поступает импульс на другой вход счетчика.

Таким образом, импульсы на выходе первого дешифратора 39 не формируютс , а следовательно, через интервалы времени, определ емые коэффициентом делени  счетчика-делител  38, по вл ютс  импульсы на выходе второго дешифратора 40, осуществл ющие сброс триггера 44. Последний

при этом находитс  в положении Перерыв св зи.

Если в канале св зи нет перерыва, то к моменту по влени  выходного сигнала блока 12 задержки на. выходе дискриминатора 9 сигнал-шум по витс  единичный сигнал, разрешающий формирование на выходе элемента И 48 формировател  10 управл ющего сигнала разрешени  подстройки фазы тактовых импульсов в течение стробирован- ногоинтервала приема, В противном случае с момента сброса триггера 46 формировател  10 управл ющего сигнала прекращаетс  дальнейша  подстройка фазы тактовых импульсов .

Claims (3)

1. Формула изо б р е т е н и   1. Устройство тактовой синхронизации, содержащее формирователь управл ющего сигнала. RS-триггер, элемент ИЛИ, блок задержки и задающий генератор, выход которого подключен к тактовым входам формировател  сигналов фазовых зон и управл емого делител  частоты, к первому и второму входам управлени  коэффициентом делени  которого и к первому и второму входам элемента ИЛИ подключены соответственно первый и второй выходы порогового блока, к первому и второму входам которого, а также к первому и второму входам умножител  сигналов подключены соответственно первый и второй выходы формировател  сигналов фазовых зон, третий выход которого подключен к установочному входу управл емого делител  частоты, выход которого подключен к входу формировател  сигналов фазовых зон и  вл етс  выходом устройства, первым и вторым управл ющими входами и информационным входом которого  вл ютс  соответственно R-и 8-входы RS-триггера и вход формировател - импульсов/соответствующих фронтам посылок, выход которого подключен к первому дополнительному входу умножител  сигналов, первый и второй выходы которого подключены соответственно к суммирующему и вычитающему входам усредн ющего блока, к установочному входу которого подключен выход элемента ИЛИ, отличающеес  тем, что, с целью повышени  устойчивости синхронизации путем уменьшени  веро тности сбо  при перерывах св зи, введен дискриминатор сигнал-шум, к первому и второму входам которого подключены соответственно выход, управл емого делител  частоты и дополнительный выход формировател  сигналов фазовых зон, а выход формировател  импульсов, соответствующих фронтам посылок, и пр мой выход RS-триггера подключены соответственно к информационному входу дискриминатора сигнал-шум и первому входу формировател  управл ющего сигнала, второй вход которого и вход блока задержки соединен с S-входом RS-триггера, а выходы блока

   задержки и дискриминатора сигнал-шум подключены соответственно к третьему и четвертому входам формировател  управл ющих сигналов, выход которого подключен к второму дополнительному входу умножи0 тел  сигналов, при этом выход усредн ющего блока подключен к информационному входу порогового блока, тактовый вход которого соединен с тактовым входом усредн ющего блока и  вл етс  тактовым входом

   5 устройства, входом начальной установки которого  вл ютс  входы начальной установки усредн ющего блока и дискриминатора сигнал-шум.
2. 2. Устройство по п. 1. о т л и ч а ю щ е е0 с   тем, что дискриминатор сигнал-шум содержит блок задержки, первый и второй эле- менты И, формирователь импульсов, соответствующих началу и концу посылки, интегратор и формирователь импульсов, со5 ответствующих центру посылки, счетчик-делитель , первый и второй дешифраторы, первый и второй элементы задержки, элемент ИЛИ и триггер, выход которого  вл етс  выходом дискриминатора сигнал-шум,

   0 первым входом которого  вл етс  первый вход формировател  импульсов, соответствующих началу и концу посылки, второй вход которого соединен с входом стробиро- вани  второго дешифратора и первым вхо5 дом формировател  импульсов, соответствующих центру посылки, и  вл етс  вторым входом дискриминатора сигнал- шум, информационным входом которого  вл етс  вход блока задержки, выход кото0 рого подключен к первым входам первого и второго элементов И и через первый элемент задержки к входу стробировани  пер- вого дешифратора, выход которого подключен к первому входу триггера и через

   5 второй элемент задержки к первому входу элемента ИЛИ, второй вход которого  вл етс  входом начальной установки, при этом выходы формировател  импульсов, соответствующих центру посылки, и формирова0 тел  импульсов, соответствующих началу и концу посылки, подключены к вторым входам соответственно первого и второго элементов И, выходы которых соединены соответственно с первым и вторым счетны5 ми входами интегратора, выход которого подключен к информационному входу первого дешифратора, при этом выход элемента ИЛИ подключен к установочным входам интегратора и счетчика-делител , установочные входы которых соединены и  вл ютс  входами начальной установки дискриминатора сигнал-шум,, причем первый вход формировател  импульсов, соответствующих началу и концу посылки, соединен с вторым входом формировател  импульсов, соответствующих центру посылки,и счетным входом счетчика-делител , выход которого подключен к информационному входу второго дешифратора, выход которого подключен к второму входу триггера.
3. 3. Устройство поп. 1,отличающее- с   тем, что формирователь управл ющего

   0

   сигнала содержит поспедовательно соединенные первый элемент ИЛИ, RS-триггер и второй элемент ИЛИ, выход которого  вл етс  выходом формировател  управл ющих сигналов, первым, вторым, третьим и четвертым входами которого  вл ютс  соответственно первый вход элемента И, первый вход первого элемента ИЛИ. R-вход RS- триггера и второй вход элемента И. выход которого подключен к второму входу второго элемента ИЛИ, а второй вход первого элемента ИЛИ  вл етс  входом начальной установки.

   фиг.З

   фиг. 2

   г

   $

   м

   Ч

   15

   2 фие.Ь

   -вд

   фиг.5

   фие.6

   w

   5

   г

   м

   Ui

   «/

   чг

   фиг. 8