SU1749899A2 - Дифференцирующее устройство - Google Patents

Дифференцирующее устройство Download PDF

Info

Publication number
SU1749899A2
SU1749899A2 SU904859262A SU4859262A SU1749899A2 SU 1749899 A2 SU1749899 A2 SU 1749899A2 SU 904859262 A SU904859262 A SU 904859262A SU 4859262 A SU4859262 A SU 4859262A SU 1749899 A2 SU1749899 A2 SU 1749899A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
adder
inputs
signal
Prior art date
Application number
SU904859262A
Other languages
English (en)
Inventor
Игорь Георгиевич Дорух
Алла Павловна Дорух
Анатолий Николаевич Гуляев
Original Assignee
Таганрогский научно-исследовательский институт связи
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский научно-исследовательский институт связи filed Critical Таганрогский научно-исследовательский институт связи
Priority to SU904859262A priority Critical patent/SU1749899A2/ru
Application granted granted Critical
Publication of SU1749899A2 publication Critical patent/SU1749899A2/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Изобретение относитс  к аналоговой вычислительной технике и может быть ис , 2 пользовано в системах контрол  и автоматического , регулировани . Цель изобретени  - повышение точности дифференцировани . Дифференцирующее устройство содержит сумматор 1, интегратор 2, элемент 3 масштабировани , блок 4 запоминани , компаратор 5 и 6, генератор 7 тактовых импульсов, одновибратор 8, источник 9 компенсирующего напр жени , источник 10 напр жени  смещени , электронные ключи 11 - 13, элементы И 14 - 16, элемент НЕ 17, элемент ИЛИ 18, входную 19 и выходную 20 шины. 1 ил.

Description

. ю
00
ю
кэ
Изобретение относитс  к аналоговой вычислительной технике, может быть использовано в системах контрол  и автоматического регулировани  и  вл етс  усовершенствованием известного устройства по авт.св № 1539799.
Известное устройство содержит сумматор , интегратор, блок запоминани , генератор тактовых импульсов, два элемента И. два электронных ключа, два компаратора, одновибратор, двухпол рный источник компенсирующего напр жени , двухпол рный источник напр жени  смещени , входную и выходную шины. В нем первый (неинвертй- рующий) вход сумматора соединен с входной шиной, второй (инвертирующий) вход - с выходом интегратора, а выход - с информационным входом блока запоминани  и первыми входами компараторов, вторые входы первого и второго компараторов соединены соответственно с первым и вторым выходами источников напр жени  смещени , а выходы - с первыми входами 5бответ- ственно первого и второго элементов И, вторые входы которых с оеди°нены i выходом одновибратора, а выходы - с управл ющими входами соответственно первого и второго электронных ключей, информационные входы первого и второго электронных ключей соответственно соединены с первым и вторым выходами источника компенсирующего напр жени , а выходы - с входом интегратора, управл ющий вход блока запоминани  соединен с выходом генератора тактовых импульсов и входом одновибратора; а выход-с выходной шиной.
Недостатком этого устройства  вл етс  относительно низка  точность, обусловленна  нечувствительностью устройства к сигналам на выходе сумматора, не превышающим амплитуды напр жени  смещени 
Целью изобретени   вл етс  повышение точности дифференцировани 
В устройство введены третий элемент И, третий электронный ключ, элементмасш- тзбировани , элемент ИЛИ и элемент НЕ, первый вход третьего элемента И соединен с выходом элемента НЕ, второй - с выходом одновибратора. а выход - с упрэвл ющим входом третьего электронного ключа, информационный вход которого через элемент масштабировани  соединен с выходом сумматора, а выход - непосредственно с входом интегратора первый и второй входы элемента ИЛИ соединены с выходами соответственно первого и второго компараторов , а выход - с входом элемента НЕ.
На чертеже приведена структурна  схема предлагаемого устройстваk
Устройство содержит сумматор 1, интегратор 2, элемент 3 масштабировани , блок 4 запоминани , компараторы 5 и 6, генератор 7 тактовых импульсов, одновибратор 8,
источник 9 компенсирующего напр жени , источник 10 напр жени  смещени , ключи (электронные) 11-13. элементы И 14 - 16, элемент НЕ 17, элемент ИЛИ 18, входную 19 и выходную 20 шины.
Первый (неинвертирующий) вход сумматора 1 соединен с шиной 19, второй (инвертирующий) вход - с выходом интегратора 2, а выход - непосредственно с информационным входом блока 4 и с первыми
входами компараторов 5 и б, а через элемент 3-е информационным входом ключа 13. Вторые входы компараторов 5 и 6 соединены соответственно с первым и вторым выходами источника 10, а выходы - с входами элемента 18 и первыми входами элементов 15 и 14 соответственно, вторые входы которых соединены с выходом одновибратора 8 и вторым входом элемента 16, а выходы-с управл ющими входами ключей 11
и 12 соответственно
Выход генератора 7 соединен с входом одновибратора 8 и управл ющим входом блока 4 выход которого соединен с шиной
20, Первый вход элемента 16 соединен с выходом элемента 17. подключенного своим входом к выходу элемента 18, а выход - с управл ющим входом ключа 13, выход которого соединен с входом интегратора 2 и
выходами ключей 11 и 12, соединенных своими информационными входами соответственно с первым и вторым выходами источника 9.
Дифференцирующее устройство работает следующим образом.
Сумматор 1 формирует разность между текущим значением входного сигнала и значением сигнала, предшествующим текущему , на фиксированный промежуток
времени Т Текущее значение сигнала поступает на первый (неинвертирующий) вход сумматора 1 с шины 19, а предшествующее - на второй (инвертирующий) вход с выхода интегратора 2. Указанна  разность,
пропорциональна  производной входного сигнала, поступает непосредственно на информационный вход блока 4 и первые входы компаратора 5 и 6, а через элемент 3 - на информационный вход ключа 13.
Генератор 7 формирует тактовые импульсы с периодом следовани  Т, которые поступают на вход одновибратора 8 и управл ющий вход блока 4. Под действием импульсов генератора 7 блок 4 запоминает значение сигнала на своем информациейном входе и результат запоминани  поступает с выхода б/гока 4 на шину 20.
На второй вход компаратора 5 поступает напр жение смещени  Vc положительной пол рности с первого выхода источника 10, а на второй вход компаратора 6 - напр жение смещени  - V отрицательной пол рности с второго выхода источника 10. На выходе компаратора 5 формируетс  сигнал, уровень которого соответствует логической 1, если уровень сигнала с выхода сумматора 1 превышает V. Если же уровень сигнала с выхода сумматора 1 не превышает Vc, то уровень сигнала на выходе компаратора 5 соответствует логическому О. Сигнал с выхода компаратора 5 поступает на первые входы элементов 15 и 18.
На выходе компаратора 6 формируетс  сигнал, соответствующий логической 1, если уровень сигнала с выхода сумматора 1 меньше Vc. Если же уровень сигнала с выхода сумматора 1 не меньше - Vc, то уровень сигнала на выходе компаратора 6 соответствует логическому О Сигнал с выхода компаратора 6 поступает на первый вход элемента 14 и второй вход элемента 18.
В тактовые моменты времени под действием импульсов генератора 7 одновибра- тор 8 формирует импульсы с уровнем, соответствующим логической 1, которые поступают на вторые входы элементов 14 - 16.
Если сигнал с выхода сумматора 1 превышает по модулю уровень VK, то сигнал, уровень которого соответствует логической 1, с выхода компаратора 5 (или 6) через элемент 15 (или 14), во врем  действи  импульсов одновибратора 8 через элемент 15 (или 14), поступает на управл ющий вход ключа 11 (или 12), в результате чего компенсирующее напр жение уровн  Е положительной (или отрицательной) пол рности с первого (или второго) выхода источника 9 через ключ 11 (или 12) поступает на вход интегратора 2. За врем  действи  импульса одновибратора 8 напр жение на выходе интегратора увеличиваетс  (или уменьшаетс ), уменьша  рассогласовани  сигналов на входе сумматора 1 до уровн  Vc.
Уровень Е компенсирующего напр жени  источника 9 выбираетс  настолько большим , чтобы за врем  действи  импульса одновибратора 8 интегратор 2 успел отработать любое накапливаемое за интервал времени Т рассогласование. Уровень Vc напр жени  смещени  выбираетс  настолько малым, чтобы процесс отработки рассогласовани  был устойчив. Элемент 3 совместно с ключом 13 и элементами 16-18
обеспечивают дополнительную отработку рассогласовани  между сигналами на первом и втором входах сумматора 2 до нулевого уровн .
Сигнал, управл ющий замыканием ключа 13, а следовательно, и подключением элемента 3 к входу интегратора 2, формируетс  на выходе элемента 16. Включение элемента 17 между выходом элемента 18 и первым
входом элемента 16 обеспечивает предотвращение по влени  на выходе элемента 16 сигнала, уровень которого соответствует логической 1й при наличии таких сигналов на выходах компараторов 5 или 6, а подключение второго входа элемента 16 к выходу одновибратора 8 обеспечивает замыкание ключа 13 лишь на врем  действи  импульса одновибратор 8 и размыкани  контура бтра- ботки рассогласовани  на оставшуюс  часть
периода Т,
Коэффициент Кз передачи элемента 3 выбираетс  из услови 
25
3
Это обеспечивает с одной стороны устойчивую , а с другой стороны - достаточно быструю отработку рассогласовани .
В известном устройстве элемент 3, ключ 13 и элементы 16-18 отсутствуют, поэтому отработка рассогласовани  там осуществл етс  только до уровн  Vc, в предлагаемом обеспечиваетс  более точна , практически
до нулевого уровн , отработка рассогласовани . Следовательно, точность запоминани  уровн  сигнала на предшествующем такте в предлагаемом устройстве выше, а значит, выше и точность дифференцировани .

Claims (1)

  1. Формула изобретени  Дифференцирующее устройство по авт. св. № 1539799, отличающеес  тем, что,
    с целью повышени  точности дифференцировани , в него введены третий элемент И, третий ключ, элемент масштабировани , элемент ИЛИ и элемент НЕ, первый вход третьего элемента И соединен с выходом
    элемента НЕ, второй - с выходом одновибратора , а выход - с управл ющим входом третьего ключа, информационный вход которого соединен через элемент масштабировани  с выходом сумматора, а выход - с
    входом интегратора, первый и второй входы элемента ИЛИ соединены с выходами соответственно первого и второго компараторов , а выход - с входом элемента НЕ.
SU904859262A 1990-08-14 1990-08-14 Дифференцирующее устройство SU1749899A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904859262A SU1749899A2 (ru) 1990-08-14 1990-08-14 Дифференцирующее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904859262A SU1749899A2 (ru) 1990-08-14 1990-08-14 Дифференцирующее устройство

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1539799 Addition

Publications (1)

Publication Number Publication Date
SU1749899A2 true SU1749899A2 (ru) 1992-07-23

Family

ID=21532146

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904859262A SU1749899A2 (ru) 1990-08-14 1990-08-14 Дифференцирующее устройство

Country Status (1)

Country Link
SU (1) SU1749899A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1539799, кл, G 06 G 7/18, 1988. *

Similar Documents

Publication Publication Date Title
SU1749899A2 (ru) Дифференцирующее устройство
SU900443A1 (ru) Аналого-цифровой преобразователь
US4392749A (en) Instrument for determining coincidence and elapse time between independent sources of random sequential events
SU1562679A2 (ru) Устройство дл измерени толщины покрытий
SU922658A1 (ru) Способ измерени фазового сдвига гармонических сигналов
SU1402980A2 (ru) Устройство дл автоматической коррекции погрешностей измерительного преобразовател
SU725048A1 (ru) Устройство дл измерени динамических параметров микросхем
SU896595A1 (ru) Устройство дл сравнени напр жений
SU1667113A1 (ru) Дифференцирующее устройство
SU1499443A1 (ru) Генератор псевдослучайной последовательности
SU1732287A1 (ru) Способ измерени относительной разности амплитуд двух гармонических напр жений
SU640247A1 (ru) Компаратор
SU734872A1 (ru) Селектор импульсов
SU1562876A2 (ru) Устройство дл автоматической настройки коррел ционного измерител сигналов акустического каротажа
SU1252928A1 (ru) Фиксатор уровн
SU1385279A1 (ru) Устройство дл временной фиксации амплитудных изменений сигнала
SU976452A1 (ru) Дифференцирующее устройство
SU656234A2 (ru) Автоселектор периодической последовательности импульсов
SU920540A1 (ru) Устройство дл определени моментов экстремума
SU1200231A1 (ru) Измеритель длительности переходных процессов
SU1280393A1 (ru) Измеритель среднеквадратического значени скорости случайного процесса
RU2002302C1 (ru) Квадратирующий преобразователь
SU1129527A2 (ru) Счетчик ампер-часов
SU1200299A1 (ru) Устройство дл определени стационарности случайного процесса
RU2031409C1 (ru) Способ измерения параметров движения