SU1753615A1

SU1753615A1 - Устройство дл передачи информации

Info

Publication number: SU1753615A1
Application number: SU904793375A
Authority: SU
Inventors: Анатолий Иванович Сурнин
Original assignee: Коми Научный Центр Уральского Отделения Ан Ссср
Priority date: 1990-02-16
Filing date: 1990-02-16
Publication date: 1992-08-07

Abstract

Изобретение относитс к радиотехнике, а именно к области последовательной передачи данных методом широтно-импульсной манипул ции. Целью изобретени вл етс повышение достоверности передаваемой информации. Дл достижени , цели &amp; устройство , содержащее тактовый генератор 1, регистр 3 сдвига, делитель 4 частоты, мультиплексор 5, формирователь 6 коротких импульсов , элемент И 7, счетчик 8, D-триггер 10, RS-триггер 12, дешифратор 9, блок 11 задержки, источник 2 информации, введены формирователь 15 коротких импульсов, счетчик 14 и элемент ИЛИ 13, что обеспечи- вает формирование импульсов синхронизации через заданное число переданных полей данных. 2 ил.

Description

(Л

С

xj

сл со о

СП

Изобретение относитс к области последовательной передачи цифровых данных методом широтно-импульсной манипул ции.

Известно устройство дл передачи цифровой информации, основанное на передаче разделенных паузами группы информационных импульсов, модулированных по длительности значени бит информации и группы импульсов синхронизации. Дл передачи используют три типа импульсов с длительностью Т1 Т2 ТЗ. Импульсы длительностью Т1 и Т2 кодируют значени передаваемых бит информации. Импульсы длительностью ТЗ служат дл синхронизации приемника с передатчиком и разделени отдельных полей информации. При отсутствии информации передают непрерывно импульсы синхронизации. Устройство содержит тактовый Генератор, регистр сдвига, мультиплексор, элемент И, D-триг- гер, блок задержки, делитель частоты, источник информации,

Недостатком известного устройства вл етс то, что между пол ми информации оно передает об зательно импульсы синхронизации , даже если очередные данные готовы к передаче и приемник и передатчик синхронизированы между собой, что снижает пропускную способность устройства при передаче байтами на 30%.

Наиболее близким по технической сущности к предлагаемому вл етс устройство дл передачи данных, содержащее последовательно соединенные тактовый генератор, делитель частоты, мультиплексор и первый формирователь короткого импульса, последовательно соединенные источник информации и регистр сдвига, последовательно соединенные элемент И, первый счетчик, дешифратор, D-триггер и блок задержки, RS-триггер, выход формировател короткого импульса соединен с первым выходом делител частоты, выход RS-триггер соединен с вторым входом D-триггера, третий вход которого соединен с общей шиной, выход регистра сдвига соединен с первым управл ющим входом мультиплексора, выход мультиплексора вл етс выходом устройства и соединен с первым входом элемента И, второй вход которого соединен с вторым управл ющим входом мультиплексора, а выход - с третьим входом регистра сдвига. Недостатком известного устройства вл етс низка достоверность сообщени передаваемой информации из-за возможного сбо в работе счетчиков бит передатчика при наличии помех в питании. В известном устройстве, если темп поступлени данных от источника выше темпа передачи , то импульсы синхронизации формируютс лишь в моменты отсутстви информации , например в начале каждого файла. Потер одного бита в середине файла при- водит к потере большей части информации.

Целью изобретени вл етс повышение достоверности сообщени передаваемой информации.

Поставленна цель дос1 И аетс тем, что в устройство дл передачи информации, содержащее источник информации, первый и второй выходы которого соединены соответственно с первым и вторым входами регистра сдвига, третий вход которого соединен с выходом элемента М и первым входом первого счетчика, второй вход которого соединен с вторым выходом источника информации, выход первого счетчика череь

дешифратор соединен с входом источника информации и первым входом D-триггера, выход которого соединен с входом блока задержки, выход тактового генератора соединен с первым входом делител частоты,

второй вход которого и первый вход RS- триггера соединены с выходом первого фор- мировател коротких импульсов, вход которого и первый вход элемента И соединены с выходом мультиплексора, который

вл етс выходом устройства, первый, второй и третий выходы делител частоты соединены соответственно с первым, вторым и третьим входами мультиплексора, первый выход делител частоты соединен с вторым

входом RS-триггера, выход которого соединен с вторым входом D-триггера, третий выход делител частоты соединен с четвертым входом мультиплексора, п тый вход которого соединен с выходом регистра сдвига, введены последовательно соединенные второй формирователь коротких импульсов, второй счетчик и элемент ИЛИ, причем третий выход делител частоты соединен с входом второго формировател , выход дешифраторз соединен с вторым входом второго счетчика , выход блока задержки соединен с вторым входом элемента ИЛИ,1 выход которого соединен с шестым входом мультиплексора и вторым входом элемента И.

0 На фиг.1 приведена структурна электрическа схема устройства; на фиг.2 - временные диаграммы, по сн ющие его работу,

5 Устройство содержит тактовый генератор 1, источник 2 информации, регистр 3 сдвига, делитель 4 частоты, мультиплексор 5, первый формирователь 6 коротких импульсов , элемент И 7, первый счетчик 8, де- шифратор 9, D-триггер 10, блок 11

задержки, RS-триггер 12, а также элемент ИЛИ 13, второй счетчик 14, второй формирователь 15 коротких импульсов.

Устройство работает следующим образом .

Делитель 4 частоты делит входную частоту от тактопого генератора 1 и Формирует нз своих грех выходах три серии импульсов Т1.Т2.ТЗ ресничной длительности, поступающие на входы мультиплексора 5. Выбор серии импульсов и их длительность на выходе мультиплексора 5 завис т от значени сигнале), г- зго управл ющих входах. С помощью формировател б коротких импульсов по заднему фронту каждого импульса происходит сброс RS-триггера 12 и синхронизаци счетчиков делител 4 частоты дл получени импульсов со скважностью 1/2. Данные от источника 2 информации записываютс в виде параллельного кода в регистр 3. Строб сопровождени данных устанавливает в О первый счетчик 8. Передним фронтом очередного импульса серии Т1 с первого выхода делител 4 частоты триггер 12 устанавливаетс в 1. Очередным передним фронтом импупьса с выхода RS-триггера 12, который задержан на врем паузы импульсов серии Т1 относительно конца цикла формировани последнего импульса на выходе мультиплексора 5, D-триг-- rep 10 устанавливаетс в состо ние, разрешающее через элемент И 7 выполнение сдвига в регистре 3 и счет числа переданных бит первым счетчиком 8. Кроме того, на управл ющем входе мультилексора устанавливаетс значение сигнала, обеспечива- ющее формирование импульсов длительностью Т1 и Т2 в зависимости от значени сигнала на выходе сдвигового регистра 3. После того, как будут переданы все биты данных, в счетчике 8 установитс код, равный числу передаваемых бит, и на выходе дешифратора 9 по витс сигнал готовности к передаче очередного пол данных, поступающий на вход источника 2 информации и счетный вход второго счетчика 14, Этим сигналом D-триггер 10 уста на вливаетс в состо ние, обеспечивающее формирование мультиплексором 5 импульсов синхронизации длительностью ТЗ.

Благодар RS-триггеру 12 импульс сии хронизации вустройстве формируетс лишь в том случае, когда очередные данные из источника 2 информации не успели поступить в регистр 3 за врем формировани паузы первого импульса серии Т1. Прерывание формировани импульса синхронизации возможно лишь первым импульсом, серии Т1, что обеспечивает правильность формировани информационного импульt ca, Отсутствие импульса синхронизации между пол ми данных увеличивает пропускную способность устройства.

Наличие второго счетчика 14 обеспечи- 5 вает формирование импульса синхронизации длительностью ТЗ через заданное число передних полей данных, если темпы поступлени данных выше темпа передачи. Это обеспечивает повышение достоверности Ю передаваемого сообщени при сборе из-за помехи счетчика бит передатчика, так как искажаетс не вс информаци , а только ее часть , заключенна между двум импульсами синхронизации.

15 Счет числа переданных полей осуществл етс счетчиком 14, на тактовый вход которого поступают импульсы готовности с выхода дешифратора 9. После того, как чис- ло переданных полей становитс равным 0 заданному, сигнал на выходе счетчика 14 мен ет свое значение и через элемент ИЛИ 13 устанавливает на управл ющем входе мультиплексора 5 значение сигнала, обес- печивающее формирование на его выходе 5 импульса длительностью ТЗ. Задним фронтом этого импульса ТЗ с третьего выхода делител 4 частоты через второй формирователь 5 происходит сброс в О второго счечтика 14. При формировании импульса 0 синхронизации ТЗ в случае задержки поступлени новых данных из источника 2 информации также происходит сброс в О счетчика 14, что предотвращает дублирование формировани импульса синхрониза- 5 ции ТЗ счетчиком 14.

На фиг.2 показана форма с гчалов в линии св зи при передаче информации байт за байтом. На фиг.2а показана форма сигналов при задержке поступлени информации 0 от источника на врем t Т1, нафиг.2б- при отсутствии задержки поступлени информации после передачи очередного пол и при заданном числе полей между импульсами синхронизации, равном 3, на фиг.2в - 5 ПРИ отсутствии информации.

Claims

Таким образом предлагаемое устройство дл передачи информации обеспечивает повышение достоверности сообщени передаваемой информации за счет введени 0 второго формировател короткого импульса , элемента ИЛИ и второго счетчика. Формула изобретени Устройство дл передачи информации, содержащее источник информации, первый 5 и второй выходы которо о соединены соответственно с первым и вторым входами регистра сдвига, третий вход которого соединен с выходом элемента И и первым входом первого счетчика, второй вход кото- рого соединен с вторым выходом источника

информации, выход первого счетчика через дешифратор соединен с входом источника информации и первым входом D-триггера, выход которого соединен с входом блока задержки, выход тактового генератора соединен с первым входом делител частоты, второй вход которого и первый вход RS- триггера соединены с выходом первого фор- мировател коротких импульсов, вход которого и первый вход элемента И соединены с выходом мультиплексора, который вл етс выходом устройства, первый, второй и третий выходы делител частоты соединены соответственно с первым - третьим входами мультиплексора, первый выход делител частоты соединен с вторым входом RS-триггера, выход которого соединен с

Пеле ffm/ныхfПтданнш ,, ГзГ

Тг Т, Т3

J%lJllJlJinjnM

Поле данных 1 - Поле домых1 Поле данныхЗ

1 Тз

1 Тз

1ЛЛГ1ЛЩЛЛ1ЛЛ11Г1Л

0

5

вторым входом D-триггера, третий выход делител частоты - с четвертым входом муь- типлексора, п тый вход которого соединен с выходом регистра сдвига, отличающеес тем, что, с целью повышени достоверности передаваемой информации, введены последовательно соединенные второй формирователь коротких импульсов, второй счетчик и элемент ИЛИ, причем третий выход делител частоты соединен с входом второго формировател , выход дешифратора - с вторым входом второго счетчика, выход блока задержки с вторым входом элемента ИЛИ, выход которого соединен с шестым входом мультиплексора и вторым входом элемента И.

Тг Т, Т3

1 Тз