SU1762409A2 - Параллельный аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к аналого-цифровым устройствам. Цель изобретени  - повышение точности и упрощение устройства. Аналого-цифровой преобразователь состоит из двух групп компараторов 1, 2, .. , 7, /4 первого дополнительного компаратора 8. резистивного делител  9. кодирующего логического устройства 10. линейных дифференциальных усилитепей 11. 12, второго дополнительного компаратора 13, шин 14 15 опорных напр жений делитеп  9 напр жени  шины 16 управлени , дополнительных шин 17, 18 опорных напр жений, шины 19 общего входного сигнала и выходной шины 20. Первый вход компаратора 13 подключен к пр мому выходу усилител  11. а второй вход - к инверсному выходу усилител  12. Входы кодирующего логического устройства 10 подключены к выходам компараторов 1 з.п. ф-лы 3 ил 20 о ю Jb о ю N3

Description

Изобретение относитс  к  нэлого-циф- ровым устройствам и можег быть использовано в системах обработки и передачи информации и  вл етс  усовершенствованием устройства, описанного в авт. св. № 1481883.

Целью изобретени   вл етс  повышение точности и упрощение устройства.

На фиг, 1 приведена блок-схема параллельного аналого-цифрового преобразовател  (АЦП); на фиг, 2 - диаграммы входных и опорных напр жений, где по оси абсцесс отложено входное напр жение, разбитое на четыре рабочих интервала, а по оси ординат - опорные напр жени . Пр мые наклонные линии представл ют пр мые (Unp) и противофазные (Упф) напр жени ,  вл ющиес  интервальными функци ми входного аналогового напр жени . Уровни опорных напр жений обозначены горизонтальными лини ми, опорные напр жени  компараторов 1...4 обозначены Uoni...U0ni соответственно , а шины опорных напр жений -UREFI и UREF2. На фиг. 3 приведена блок-схема компаратора напр жени  на три входа.

Аналого-цифровой преобразователь (фиг. 1) состоит из двух групп компараторов 1-7, первого дополнительного компаратора 8. резистивного делител  9, кодирующего логического устройства 10, линейных дифференциальных усилителей 11, 12, второго дополнительного компаратора 13, шин 14, 15 опорных нйпр жениу целишпч 9 напр жени , шины 16 управлени , дополнительных шин 17, 18 опорных напр жений UREFJ, UREF4. шины 19 общего входного сигнала и выходной шины 20.

Схема компаратора, приведенна  на фиг. 3, включает входную электрическую цепь, состо щую из транзисторов 21, 22, 23, построенную базе дифференциальной пары транзисторов 22. 23, ключ 24 тока, источник 25 тока, шину 26 питани , входы 27, 20, 29, вход стробировэни  30, выход 31, транзисторы 32 и 33, резисторы 34 и 35.

Устройство работав г следующим образом .

Входной диапазон аналогового сигнала разбит на четыре рабочих интервалов (U01.

Uo2), (Uo2, Uo3). (Uo3. Uol), (Uo4. Uo5) (фиг. 2).

Каждый рабочий инч эрвзл входного сигнала относитс  к одной группе входов компараторов , К первому интервалу относ тс  те входы компараторов, которые подключены к противофазному выходу дифференциального усилител  11, а к пр мому выходу его подключены те компараторы, которые относ тс  к третьему икюрвзлу входного сигнала . Разница входных напр жений между сигнальными входами одного компаратора

зтой группы на первом или на третьем интервале не менее напр жени , равного напр жению второго интервала. Аналогично, разница входных напр жений между сигнальными входами второй группы компараторов не менее напр жени , равного напр жению третьего интервала. Ширина интервала выбираетс  такой величины, чтобы на рабочих интервалах компаратора его

0 один сигнал вход был всегда закрыт

Если пр мой или противофазный сигнал на входах компаратора превышает опорное напр жение подключенного к опорному входу компаратора, то на выходе

5 компаратора напр жение соответствует логической единице. При величине входного сигнала, определ емого первым или вторым интервалами, выходной унитарный код на выходе компаратора представл ет в обрат0 ном коде. Если входной сигнал находитс  в диапазоне, определ емом третьим или четвертым интервалами, то выходной код на выходе компараторов представл етс  пр мым кодом. Дл  опознавани  пр мого или

5 обратною кода применен компаратор 13.

Шины Uinp, Uanp, , изпф представл ют выходы линейных дифференциальных усилителей 11, 12. Узлы пересечени  пр мых линий опорных напр жений (Uoni, Uon2,

0 Uon3, Uon4) и наклонных линий аналоговых напр жений (Uinp, U2np, 1Нпф. Кгпф) указывают на значени  напр жений (в координатной плоскости), при которых срабатывают компараторы. Проекции этих узлов на оси

5 абсцисс представл ют пороговые уровни квантовани . Например, разница напр жений пороговых уровней, представл емых проекци ми узлов (. СМпф) и (Uoni, Ызпф) на оси абсцисс  вл етс  шагом квантовани 

0 между четвертым и п тым компарагорами, т.е. между последним компаратором первой группы и первым компаратором второй группы и представл ет п тый по пор дку шаг квантовани . Разница напр жений на

5 входной оси (оси абсцисс) аналогового напр жени  между проекци ми узлов (Uon4. U2n)0 и (Uon4, Uinp}  вл етс  дев тым шагом квантовани . Каждый компаратор может срабатывать только от пр мого Unp или от

0 противофазного 1;пф аналогового напр жени . Например, компараторы первой груп- сл будут работать только в интервалах входных напр жений () и (). В интервале (Uo2-Uoi) напр жений компа5 раторы будут работать от противофазного напр жени  У1пф, а в интервале (U04-U03) пт пр мого напр жени  Uinp.

Пример. Пусть входной сигнал будет Uxi (фиг. 2), тогда выходы компараторов бу- дут Q i - 0, 02 - 0, Оз - 1, СИ 1, 05 - 1, Об

1, Q 1, Qe 1. СНз 1, где Qi - код выхода 1-го компаратора Выходы Qi. Ог, Оз CU относ тс  к первой группе компараторов, а выходы QS, Об, Q, QS - ко второй группе компараторов, включа  первый дополни- тельный компаратор. Этот код  вл етс  инверсными представл етс  как Qe, О;. Об. Qs, 04, Оз, 02, Qi 11111100 (младшие разр ды с правой стороны) Пр мой унитарный код будет 00000011. Кроме того, признак (Qia) представл ет дополнительную информацию о том, что выходной код  вл етс  кодом старших или младших разр дов При СЬз лог. 1 старшие разр ды (8 разр дов) необходимо представить лог. О в пр мом ко- де. Если Qi3 лог О, то младшие разр ды (8 разр дов) унитарного кода необходимо в пр мом выходном коде представить в виде лог. 1.

Пусть на входе преобразовател  будет UX2, тогда Qi - 1 02-1 Оз -- 1, СЬ - 1, Q5 - 0, Об 0, Ов 1, 013 - 1. 0 Тогда выходной код старших разр дов будет 050б070в01020з0.1 00111111 Как видно при формировании код  старших разр дов разр ды кода в каждой группе формируютс  в обратном пор дке В остальном этот преобразователь работает как типовой АЦП параллельного действие

Погрешность матрицы делител  напр - жени, зависит от количества резисторов Б цепочке Чем больше резисторов геи бол ше погрешность, э чем больше погрешность , тем хуже дифференциальна  и интегральна  нелинейность В предлагав- мом устройстве количество резисторов в 4 раза меньше числа шагов квантовани , поэтому уменьшаетс  брак по интегральной и дифференциальной нелинейности

Кроме того, за счет уменошени  количе- ства резисторов и компараторов в два раза, т.к. количество резистооов матрицы делител  напр жени  в четыре раза, а количество компараторов в два раза меньше числа шага квантовани  уменьшаетс  площадь кри- сталла дл  монолитного АЦП или уменьшаетс  обьем и вес АЦП дл  дискретного исполнени .

Claims (1)

1. Параллельный аналого-цифровой преобразователь по авт ев №1481883. отличающийс  тем, что. с целью повышени  точности и упрощени  устройства, в него введены два дополнительных компаратора, первый и второй линейные дифференциальные усилители, пр мой выход первого из которых  вл етс  шиной пр мого сигнзпа,   инверсный выход второго личейного дифференциального усилител   вл етс  шиной противофазного входного сигнала первые входы первого и второго дифференциальных усилителей объединены и  вл ютс  шиной общего входного сигнала , вторые входы соответственно первой и второй дополнительными шинами опорных напр жений, при этом третьи входы компараторов первой группы объединены и подключены к инверсному выходу первого линейного дифференциального усилител , первый вход первого дополнительного компаратора объединен с вторым в содом одного из компараторов первой группы, второй вход с вторым входом од- . сго .3 компараторов второй группы, третий вход объединен с третьими входами компараторов второй группы и подключен к пр мому выходу второго линейного диффе ренциальмого усилител , э вход стробиро- в а н и    вл етс  управл ю щ ей шиной, промой выход первого и инверсный выход второю линейных дифференциальных усилителей подкпючены соответственно к первому второму входам второго Vnon1: -Tt-r,., компаратора выход которого и выход пе. cv-i о дополнительного компаратора соединены соответственно с первым и вторым дополнительными входами кодирующего логического устройства

2 Преобразователь по п 1. о т л и ч а го- ид и и с   тем, что он содержит первый дополнительный компаратор и каждый компаратор первой и второй групп выполнен на п ти транзисторах, двух резисторах первые выводы которых объединены и подключены к шине питани , переключателе тока и источнике тока, выход которою подключен к входу переключател  тока управл ющий вход которого  вл етс  входом стробирова- ни  компаратора пр мой выход подключен к эмиттерам первого второго и третьего транзисторов, базы которых  вп ютс  соответственно третьим, вторым и первым входами компаратора а коллекторы первого и второго транзисторов объединены и подключены к базе четвертого и коллектору п того транзисторов и чторому выводу первого резистора который выходом компаратора второй вывод второго резистора соединен с базой п того транзистора, коллекторами четвертого и третьего транзисторов, базы последних обь единень1 и соединены с инверсным выходом переключател  тока

l/ еп.

L/ffrtt.

L/om

i/O/73- L/ffS Vt/fifFZ

I/of

U,

02.

26 0

t/t

cv

Vt

05

five. 2

35

J/

тН-оЯ7

r