SU337936A1 - Преобразователь напряжения в код - Google Patents

Description

1ИзОбретение относитс  к области, вычислительной техии.ки и может быть использовано в устройствах ввода цифровых вычислительных машин, в системах обработки информации н т. д. с целью кодировани  быстро мен ющихс  напр жений.

Известен преобразователь напр жени  в код, содержащий последовательно соединенные секции, кажда  из ко-торых состоит из группы ко.Мпараторов, преобразовател  код- напр жение, вычитающего, устройства, линии задержки, н цифровой логической .

Цель изОбретени  - повышение точности преобразовани .

До1сггигаетс  это тем, что в каждую секцию устройства дооолнительно введены одноразр дные преобразователи, код-напр жение, компараторы, линии задерж.ки и вычитающие устройства, причем выходы компараторов через дополнительные одноразр дные нреобразователи код-напр жение нодключены к О.Д.НО.МУ ВХО.ДУ дополиителыных вычитающих устройств, другой вход которых через дополнительные линии задержки соединен с входами компараторов. Выходы дополнительных вычитающих устройств через дополнительные компараторы по.дсоединены к входам преобразовател  код-напр жение.

Кажда  из последо вательно соединенны.ч секций устройства в.ключает группу ко.мпараторов /, преобразователь 2 код- напр жение , вычитающее устройство 5, линию 4 задержки и цифровую логическую схему 5. Кроме того, кажда  секци  дополнительно содержит одноразр дные преобразователи 6 код-напр жение, компараторы 7, линии 8 задержки и вычитающие устройства 9.

На выходной зажим 10 поступает ко.дируемое напр жение от источника сигнала или предыдущей секции. С выхо.днЫ(М зажимом // соединен вход следующей секции, а с выхо1да 12 цифровой логической схемы 5 с.нимаетс  код, соответствующий напрЯжению на входном зажиме 10.

Ко.дируемо:е напр жение, диапазон из.менени  которого разбит на равные интервалы, с зажима 10 поступает на входы ко.мпараторов / и линий 8 задержек. Каждый из компараторов /, порог сра|батывани1Я которого меньше величины входного напр жени , срабатывает и приводит в действие св занный с ним одноразр дный преобразователь 6 код-

напр жение. Последний подключает на один из вхо.дов вычитающего устройства 9 напр жение , равное двум третьим величины упом нутого интервала.

задержаиный в линии 8 задержки на крам  сра-батывани  комлараторав / и преобразовател  6. Разность входных напр жений вычитающего устройства 9 с его выхода подаетс  на даполлительный комларатор 7, величина порога срабаты.вани  которого на одну треть интервала меньше, чем у ов зашюго с ним iKOMinapaTopa У.

Таким образом, каждый интервал диапазона входных напр жений секции с помощью дополнительных преобразовател  6, вычитающего устройства 9 и комларатора 7 вторично раздел етс  на три части, каледой из которых сооггв.етствуют различные комбинации состо ний компараторов 1 п 7. В результате комбинации, этих эле.ментов получаетс  поpOiroBoe устройство с порогами, или двухразр д ый преобразователь напр жение-код .

Кодова  комбинаци  с выходов всех компараторав секции поступает на входы преобразовател  2 код-напр жение и цифровой логической схемы 5. Напр жение, соответствзющее этой комбинации, подает1с  на один из входов вычитающего устройства 3, на втоpoiM входе которого присутствует кодируемый , прощедший через линию 4 задержки. Выходное напр жение устройства 3 представл ет собой остаток при уравновешивании кодируемого сигнала в раСсматриваемой секции преобразовател .

В следующей секции процесс уравновещнвани  повтор етс , но с большей точностью, так как весь днапазон входных напр жений следующей секции равен одной трети интервала между порогами срабатывани  комоараторое 1 предыдущей секции,. В цифровой логической С|Хеме 5 преобразуемс  кодова  ко мбинаци  с выхода компараторов в двоичный код, если это требуетс . Из-за задержки сигнала в лини х 4 и 8 задержки соответствующие узлы преобразовател  напр жение- код поочередно обрабатывают одно и тоже MirnoiBeHHoe значение кодируемого напр жени , что дает возможность кодировать быстро мен ющиес  напр же1ни .

В результате при высоком быстродействии повышаетс  точность измерени .

Предмет изобретени 

Преобразователь напр жени  в код, содержащий последовательно соединенные секции, кажда  из которых состоит из грулпы компараторов , преобразовател  код-1напр жение , вычитающего устройства, линии задержки и ци|фровой логической схемы, отличающийс  тем, что, с целью повышени  точности преобразовани , в нем кажда  секци  дополнительно содержит одноразр дные преобразователи код-напр жение, компараторы, линии задерж1ки и вычитающие устройства,триг чем выходы компараторов через дополнительные одноразр дные преобразователи код-напр жение подклю чены к одному входу дополнительных вычитающих устройств, другой вход которых через дополнительные линии задержки соединен с входами компараторов; выходы дополнительных вычитающих устройств через дополнительные компараторы подключены к в.ходам преобразовател  код-напр жение.