SU363201A1 - Библиотека - Google Patents

Библиотека

Info

Publication number
SU363201A1
SU363201A1 SU1638964A SU1638964A SU363201A1 SU 363201 A1 SU363201 A1 SU 363201A1 SU 1638964 A SU1638964 A SU 1638964A SU 1638964 A SU1638964 A SU 1638964A SU 363201 A1 SU363201 A1 SU 363201A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
channel
key
input
code
Prior art date
Application number
SU1638964A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1638964A priority Critical patent/SU363201A1/ru
Application granted granted Critical
Publication of SU363201A1 publication Critical patent/SU363201A1/ru

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

1
Известные многоканальные цифро-аналоговые преобразователи, содержащие обш,ие дл  всех каналов блок записи кодов, блок адресного выбора канала, блок управлени  и выходные каналы, каждый из которых содержит регистр, преобразователь код-аналог и усилитель , не обеспечивают требуемой достоверности преобразовани .
Цель изобретени  - повышение достоверности преобразовани .
Это достигаетс  тем, что устройство содержит блок обнаружени  ложной информации, выполненный в виде токового компаратора и ключа, выходы которого соединены соответственно с нервым входом компаратора и с общей шиной, а вход - с первым входом блока управлени , и последовательных цепочек из резистора, конденсатора и ключа на выходе усилител  каждого выходного канала, выходы ключей, вход щих в цепочки, объединены и подключены к выходу токового комнаратора , а входы соединены с соответствующими выходами блока адреса канала, и блок проверки достоверности записи, выполненный аналогично выходному каналу с дополнительным ключом между выходом усилител  и вторым входом токового комнаратора, вход дополнительного ключа соединен со вторым входом блока управлени .
На чертеже представлена блок-схема предлагаемого устройства.
На схеме прин ты следующие обозначени ; блок / управлени ; блок 2 адресного выбора канала; блок 3 заннси кодов; выходной канал 4 регистр 5; нреобразователь код-аналог 6; выходной усилитель 7; блок 8 обнаружени  ложной информации; блок 9 нроверки достоверности записи; токовый компаратор
W; ключ //; резистор 12 конденсатор 13; ключ 14, 15; сигнал 16 управлени ; код 17 адреса канала; код 18 новой информации; код 19 разности величин; сигнал 20 прерывани ; выходные каналы 21.
В режнме контрол  блок 2 адресного выбора канала непрерывно вырабатывает сигналы последовательного выбора каналов, которые поступают на управл ющие входы ключей 14. В этом релсиме ключ 11 открыт,
и вход токового компаратора 10 подключен к земле. При выборе канала к его выходу подключаетс  цепь, состо ща  из резистора 12, конденсатора 13, открытого ключа 14, внутреннего сонротивлени  токового компаратора 10, которое представл ет собой малую величину, и открытого ключа 11. Так как в предыдущем такте обращепи  к данному каналу конденсатор 13 по этой цепи зар дилс  до напр жени , равного выходному напр жению канала, и за прошедшее врем  между
обращени ми разр дилс  на незначительную величину, то при очередном выборе канала дл  нодзар да конденсатора 13 не потребуетс  значительного тока и токовый комнаратор 10 не сработает. Если же произошла кака -либо неисправность, сбой или ошибочна  запись, привод ща  к порче информации, то в очередном выборе канала ток иерезар да конденсатора 13 будет значительным и токовый компаратор 10 выдаст сигнал о ложной информации в этом канале.
Одновременно с записью в канал новой информации, поступающей от вычислительной мащины в виде сигналов 16 унравлени , кода 17 адреса канала и кода 18 новой информации , осуществл етс  также прием кода 19 разности величин, записанных в канале и предназначенных дл  новой записи. Это преобразование выполн етс  блоком 9 проверки достоверности записи с помощью регистра 5, преобразовател  код-аналог 6 и выходного усилител  7. В этом режиме ключ 15 открыт, а ключ 11 закрыт, так что на вход токового компаратора 10 подано напр жение, на которое должен изменитьс  выходной сигнал канала . В результате при отсутствии сбоев или неисправностей через токовый компаратор 10 практически ток не протекает, а при неравенстве выходного сигнала канала сумме напр жений на конденсаторе 13 и на выходе блока 9 проверки достоверности записи через токовый компаратор 10 протекает значительный ток перезар да конденсатора 13, привод щий к срабатыванию токового компаратора 10, сигнализирующего о неправильной записи информации.
Сигнал с выхода токового компаратора 10 поступает в блок / управлени . Этот блок вырабатывает сигнал 20 прерывани  дл  вычислительной машины. По этому сигналу принимаютс  меры дл  устранени  ложной
информации на выходных каналах 21. После выполнени  контрол  записи и преобразовани  кода происходит перезар дка конденсатора 13. Дл  этого закрываетс  ключ 15 и открываетс  ключ 11 по сигналам от блока 1 управлени .
Таким образом, в устройстве выполн етс  непрерывный режим обнаружени  возникновени  ложной информации во всех выходных каналах 21 и провер етс  достоверность записи и преобразовани  новой информации.
Предмет изобретени 
Многоканальный цифро-аналоговый преобразователь , содержащий общие дл  всех каналов блок записи кодов, блок адресного выбора канала, блок управлени  и выходные
каналы, каждый из которых содержит регистр , преобразователь код-аналог и усилитель , отличающийс  тем, что, с целью повышени  достоверности преобразовани , он содержит блок обнаружени  ложной информации , выполненный в виде токового компаратора и ключа, выходы которого соединены соответственно с первым входом компаратора и с общей щиной, а вход - с первым входом блока управлени , и последовательных цепочек из резистора, конденсатора и ключа на выходе усилител  каждого выходного канала, выходы ключей, вход щих в цепочки, объединены и подключены к выходу токового компаратора , а входы соединены с соответствующими выходами блока адреса канала, и блок проверки достоверности записи, выполненный аналогично выходному каналу с дополнительным ключом между выходом усилител  и вторым входом токового компаратора, вход
дополнительного ключа соединен со вторым входом блока управлени .
SU1638964A 1971-03-26 1971-03-26 Библиотека SU363201A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1638964A SU363201A1 (ru) 1971-03-26 1971-03-26 Библиотека

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1638964A SU363201A1 (ru) 1971-03-26 1971-03-26 Библиотека

Publications (1)

Publication Number Publication Date
SU363201A1 true SU363201A1 (ru) 1972-12-30

Family

ID=20470237

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1638964A SU363201A1 (ru) 1971-03-26 1971-03-26 Библиотека

Country Status (1)

Country Link
SU (1) SU363201A1 (ru)

Similar Documents

Publication Publication Date Title
SU1013960A1 (ru) Устройство дл контрол цифровых узлов
SU708348A1 (ru) Устройство дл вычислени разности двух чисел
SU1571593A1 (ru) Устройство дл контрол цифровых узлов
RU1795460C (ru) Устройство дл определени числа единиц в двоичном коде с контролем
SU534037A1 (ru) Счетчик импульсов
SU696543A1 (ru) Запоминающее устройство
SU765879A1 (ru) Сдвиговое устройство
RU2246175C2 (ru) Функциональный преобразователь кода угла в синусно-косинусные напряжения
SU798920A2 (ru) Устройство дл индикации
SU1297050A1 (ru) Устройство дл контрол срабатывани клавиш наборного пол
SU1553927A1 (ru) Устройство дл контрол правильности соединений электромонтажа
SU1179348A1 (ru) Устройство дл автоматического контрол блоков
SU1525889A1 (ru) Устройство дл контрол последовательности импульсов
SU890442A1 (ru) Устройство дл контрол оперативных запоминающих блоков
SU826562A1 (ru) Многоканальный преобразователь кода во временной. интервал
SU1283858A1 (ru) Устройство дл контрол блоков пам ти
SU1095177A1 (ru) Генератор псевдослучайных чисел
SU1309028A1 (ru) Устройство дл обнаружени ошибок в коде " @ из @
RU1805466C (ru) Устройство микропрограммного управлени с контролем
SU613501A1 (ru) Многоканальный преобразователь кода во временной интервал
SU516102A1 (ru) Устройство дл контрол блока посто нной пам ти
SU1368922A1 (ru) Блок задержки цифровой информации с самоконтролем
SU1167608A1 (ru) Устройство дл умножени частоты на код
SU1001171A1 (ru) Устройство дл контрол канала цифровой магнитной записи-воспроизведени
SU982099A1 (ru) Запоминающее устройство с контролем цепей коррекции ошибок