SU363202A1 - Уо:;союзная - Google Patents

Description

Изобретение относитс  к вычислительной технике и.может быть использовано дл  преобразовани  напр жени  в цифровой код. Известные аналого-цифровые преобразователи поразр дного уравновешивани , содер .жащие распределитель синхропотенциалов, св занный с триггерным регистром, выход которого через цифро-аналоговый преобразователь св зан со входом устройства сравнени , .не обеспечивают контроль. В предлагаемом аналого-цифровом преобразователе обеспечение контрол  достигаетс  тем , что он содержит триггер индикации с ин .дикаторным устройством, триггер пам ти, схему совпадени , схему .сборки и устройство сброса, причем выход распределител , соединенный с триггером старшего разр да регистра , подключен к единичному входу триггера пам ти, выход устройства сравнени  через схему сборки соединен с нулевым входом триггера пам ти, а выход распределител , соединенный с триггером младшего разр да, и выход триггера пам ти через схему сборки соединены с единичным входом триггера ин .дикации; нулевой вход триггера пам ти через схему сборки, а триггера индикации - непох;редственно соединены с выходом устройства -Сброса. На чертеже представлена блок-схема предлагаемого аналого-цифрового преобразовател . Аналого-цифровой преобразователь содержит устройство / сравнени ; триггерный регистр 2; цифро-аналоговый преобразователь 5; распределитель 4 синхропотенциалов; триггер 5 пам ти; схему 6 совпадени ; схему 7 сборки; триггер 8 индикации; индикаторное устройство 9; устройство 10 сброса. Первый синхропотенциал с распределител  4 переводит триггер старшего разр да регистра 2 из состо ни  «О в состо ние «1 и одновременно - триггер 5 пам ти из состо ни  «О в состо ние «1. Выход триггера 5 пам ти соединен со входом схемы 6 совпадени . Л -синхропотенциал переводит триггер младшего разр да регистра 2 из состо ни  «О в состо ние «1 и одновременно поступает на другой вход схемы 6 совпадени . При совпадении импульсов с выхода распределител  и с выхода триггера 5 пам ти на выходе схемы 6 совпадени  по вл етс  кратковременный импульс, который перебрасывает триггер 8 индикацин из состо ни  «О в состо ние «1 и фиксирует .кратидавремен ое совпадение импульсов на входе схемы 6 совпадени  н; практически любой промежуток времени. Эт1 состо ние триггера 8 индикации сигнализи руетс  индикаторным устройством 9. ЕслИ за врем  преобразовани  измер емо

напр жение И было меньше напр жени  1ио:М1пен1са1Ции Uk, то на выходе успройства / сравнени  по вл етс  сигнал перекомленсации , который перебрасывает соответствующий триггер регистра 2 в исходное состо ние и одновременно через схему 7 сборки перебрасывает триггер 5 (Пам ти в исходное юосто ние . В этом случае при по влении синхропотенциала на входе схемы 6 совпадени  на ее выходе импульса не будет.

Если за врем  преобразовани  измер емое напр жение было больше напр жени  компенсации U, устройство / сравнени  не вырабатывает сигнала перекомпенсации. Ни один триггер регистра 2 не сбрасываетс  в исходное состо ние, поэтому регистр 2 полностью заполнен и нельз  определить, соответствует ли полученный цифровой код измер емому напр жению. Таким образом, сигнал перекомпенсации  вл етс  критерием оценки переполнени  регистра 2.

-Состо ние «ндикащии можно сбросить с помощью устройства 10 сброса. Напр жение сброса подаетс  на «О вход триггера 8 индикации и через схему 7 сборки на «О вход триггера 5 пам ти.

4 Предмет изобретени 

Аналого-цифровой преобразователь поразр дного уравновешивани , содержащий распределитель сиихропотенциалов, св занный с триггерным регистром, выход которого через цифро-аналоговый преобразователь св зан со входом устройства сравнени , отличающийс  тем, что, с целью контрол , он содержит триггер индикации с индикаторным устройством, триггер пам ти, схему совпадени , схему сборки и устройство сброса, причем выход распределител , соединенный с триггером старшего разр да регистра, подключен к единичному входу триггера пам ти, выход устройства сравнени  через схему сборки соединен с нулевым входом триггера пам ти, а выход распределител , соединенный с триггером младшего разр да, и выход триггера пам ти через схему совпадени  соединены с единичным входом триггера индикации; нулевой вход, триггера пам ти через схему сборки, а триггера индикации - непосредственно соединены с выходом устройства сброса.