SU364106A1 - Интегральный логический элемент для возбуждения длинных линий - Google Patents

Description

Изобретение относитс  к вычислительной технике, в частности к устройствам дл  передачи быстродействующих сигналов по длинным лини м св зи в системах, использующих интегральные схемы транзисторно-транзисторной логики (ТТЛ).

Известны интегральные логические элементы , содержащие транзисторно-транзисторную схему «И-11Е с фазоинвертирующим транзисторо .м.

Иредлагаемый интегральный логический элемент дл  возбуждени  длинных линий отличаетс  от известных тем, что в него введены узел смещени , содержащий два транзистора и источник опорного напр жени , и узел защиты от коротких замыканий на двух транзисторах , в котором э.миттер первого и база второго транзисторов через резистор подключены к выходной шине и эмиттеру второго транзистора, а коллекторы транзисторов узла защиты от коротких замыканий соединены с коллектором фазоинвертирующего транзистора , подключенного эмиттером к базе первого транзистора узла смещени , в котором коллекторы транзисторов подключены к базе второго транзистора узла смещени  и к базе первого транзистора узла защиты от коротких замыканий. Это позвол ет повысить «адежность элемента  ри возбуждении длинных линий.

На чертеже показана нринциниальна  схема предложенного интегрального логического элемента дл  возбуждени  длинных линий.

Он содержит транзисторно-транзисторную схему «И-НЕ /, узел 2 смещени  н узел о заи.1,иты от коротких замыканий.

Транзисторио-транзнсторна  схема «И-ИЕ (ТТЛ «И-НЕ) / содержит .многоэмиттерный т-ранзистор (МЭТ) 4, на входах которого включены фикспрующне диоды 5-8 дл  ограничени  искажений нз-за отражений в соединительных лини х; нсточник нитани  /Гь фазоинвертнрующий транзистор 9, коллекторный резистор 10 которого подключен к донолнительному 1 сточн1 ку питани  Е-2, причем дл  повьинени  уровн  «Лог. 1 выходных сигналов; транзисторы //; /2; 13; резисторы .

Узел 2 смещени  содержит транзисторы 17; 18, ко;аденсатор /9 (выполнен на л)1тегральной схеме как транзистор), резистор 20, источник опорного напр жени  на транзисторах 21; 22, диодах 23; 24 и резисторе 25.

Узел 3 защиты от коротких замыканий содержит транзисторы 26; 27, резисторы 28; 29.

Группы компонентов интегральной схемы

//; /2 и 14; 26; 27 и 28; 17; 18 и 19; 21 и 23;

22 и 24 выполнены кажда  в одном обн1ем

изолированно.м кармане.

Интегральный логический элемент дл  возбуждени  длинных линий работает следующим образом.

Сигналы подаютс  со стандартных схем ТТЛ на входы многоэмиттерного транзистора 4 ТТЛ «И-НЕ /. При подаче на любой из входов «Лог. О (низкий уровень) на выходе устройства устанавливаетс  высокий уровень «Лог. 1. Транзисторы 9; 13 при этом сыклЕОЧбНы, а транзисторы 11; 12 включены; и в лииию св зи (на выход устройства) течет выходной ток через включенные транзисторы //; 12.

При нодаче высокого уровн  «Лог. 1 на все входы транзистора 4 транзисторы //; 12 выключены, а транзисторы 9; 13 вклЮчены и на выходе устройства устанавливаетс  низкий уровень «Лог. О, определ емый напр жением насыщени  коллектор-эмиттер транзистора 13.

Схема возбудител  может надежно работать на линию длиной пор дка 100 м с низким характеристическим импедансом (го 100 ом). Согласование линии осуществл етс  на выходе линии, например, с помощью согласующего резистора, подключенного другим концом к уровню земли, или с п.омоп.ью делител  сопротивлений на резисторах, средн   точка которых подключена к выходу линии передачи, один из резисторов подключен к источнику питани  Е, а другой - к уровню земли. При этом дл  обеспечени  достаточной нагрузочной способности выходные транзисторы 12; 13 должны быть рассчитаны на примерно вдвое большую мощность, чем выходные транзисторы стандартного клапана ТТЛ.

Узел защиты от коротких замыканий в состо нии «Лог. 1 на выходе осуществл ет ограничение тока на заданном уровне при снижении выходного напр жени  до какого-то определенного порогового значени  н выключение больщих выходных токов (переключение на малые токи) при достижении на выходе порогового напр жени  (пор дка 20).

Измерительный резистор 29 узла защиты от коротких замыканий служит измерителем выходного тока, вытекающего из транзистора 12. Когда падение напр жени  на этом резисторе , определ емое выходным током (с добавлением незначительного падени  напр жени  на резисторе 28, составл ет величину нор дка 0,78, включаетс  второй транзистор 27 каскада защиты и отбирает частично ток из базы транзистора //, ограничива  таким образом увеличение выходного тока транзистора 12. В результате транзи1сто,ры 11; 12; 27 и резисторы 28, 29 образуют усилитель посто нного тока с отрицательной обратной св зью, и при дальнейшем снижении выходного напр жени  транзистор 12 работает как источник посто нного тока.

В таком режиме работы, соответствующем

заданному дл  данной схемы максимальному

току (например, пор дка 50-70 ма), схема

находитс  от момента, когда напр жение на

выходе снижаетс  до величины, равной пороговому напр жению нриемных схем сопр жени  (около 2 в).

При снижении выходного напр жени  до 5 этого уровн  начинает включатьс  первый транзистор 26 узла защиты от коротких замыканий , на базе которого ноддерживаетс  посто нное напр жение около 3,5 в, задаваемое узлом 2 смещени . Напр жение смещени  на 10 базе транзистора 26 определ етс  опорным напр жением на днодах 23; 24 и транзисторах 21; 22 источника опорного нанр жени  и напр жением на включенном транзисторе 13 (второй транзистор узла смещени ). Первый

5 транзистор 17 узла смещени  выключен, так как на его базе низкий уровень напр жени , и не вли ет на работу схемы.

Таким образом, когда выходное напр жение снижаетс  до уровн , равного (3,5б-

0 и&а), где f/оэ -пр мое падение напр жени  на переходах база-эмиттер транзисторов 26; 27, оба транзистора 26 и 27 включены. Ток от резистора 10 переключаетс  с базы транзистора 11 на коллекторы транзисторов 26; 27. 5 Транзисторы //; 12 включаютс  и происходит уменьшение выходного тока до величины примерно 10 ма (при напр жении на выходе, равном 0), определ емой эмиттерным током транзистора 27.

При высоком напр жении «Лог. 1 на входах логического элемента (т. е. нри уровне «Лог. О на его выходе) транзисторы 26; 27 выключены, так как на базе транзистора 26

а поддерживаетс  низкое напр жение, определ емое напр жением иасыщени  коллекторэмиттер включенного транзистора 17 узла смещени .

Конденсатор 19 обеспечивает медленное

0 нарастание высокого уровн  нанр жени  на базе транзистора 26 при переключении устройства в состо ние «Лог. 1. Поэтому транзисторы 11; 12 всегда включаютс  раньн1е транзисторов 26; 27. При отсутствии такой

5 задержки транзисторы 26; 27 могли бы включитьс  быстрее транзисторо,в /./; 12 и выходное напр жение в состо нии «Лог. 1 в этом случае имело бы низкий уровень, определ емый целью транзисторов 26; 27 и нагрузочным сопротивлением.

Предмет изобретени 

Интегральный логический элемент дл  5 возбуждени  длинных линий, содержащий транзисторно-транзисторную схему «И-НЕ с фазоннвертирующим транзистором, отличающийс  тем, что, с целью повышени  надежности , в него введены узел смещени , содержа0 щий два транзистора и источник опорного нанр жени , и узел защиты от коротких замыканий на двух транзисторах, в котором эмиттер первого и база второго транзисторов через резистор подключены к выходной шине и 5 эмиттеру второго транзистора, а коллекторы

транзисторов узла защиты от коротких замыканий соединены с коллектором фазоннвертирующего транзистора, подключенного эмиттером к базе первого транзистора узла смещени , в котором коллекторы транзисторов подключены к базе второго транзистора узла смещени  и к базе первого транзистора узла защиты от коротких замыканий.

8

/j.:rr7,-:.J

Щ2-.