SU365701A1 - ВСЕСОЮЗНАЯ iтЙЁ tft . ^>&^" - i-=---- - Google Patents
ВСЕСОЮЗНАЯ iтЙЁ tft . ^>&^" - i-=----Info
- Publication number
- SU365701A1 SU365701A1 SU1451728A SU1451728A SU365701A1 SU 365701 A1 SU365701 A1 SU 365701A1 SU 1451728 A SU1451728 A SU 1451728A SU 1451728 A SU1451728 A SU 1451728A SU 365701 A1 SU365701 A1 SU 365701A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- adder
- binary
- adders
- input
- inputs
- Prior art date
Links
- 230000007787 long-term memory Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к области вычислительной техники и предназначено дл преобразовани кодов системы остаточных классов (СОК) в двоичный код.
Известно устройство дл преобразовани кодов СОК в полиадический код, содержащее входной и выходной регистры, блок хранени констант, модульные сумматоры, форми:рователи переносов.
Предложенное устройство отличаетс тем, что содержит блок последовательно соединенных двоичных сумматоров, входы которого соединены с первой группой выходов блока хранени констант, и дополнительный двоичный сумматор, входы которого соединены со второй группой выходов блока хранени констант; выходы дополнительного двоичного сумматора соединены со входами блока сумматоров , выходы переносов сумматоров блока и дополнительного сумматора соединены со входами сумматора ранга числа; другие выходы блока последовательно соединенных двоичных сумматоров соединены со входами выходного сумматора и через схему переноса - со входом сумматора ранга числа.
Это позвол ет упростить устройство и повысить его быстродействие.
Схема предлагаемого устройства изображена на чертеже.
Оно содержит входной регистр 1, предна2
значенный дл временного запоминани остатков числа А по соответствующим модул м отдельно; блок 2 хранени констант, содержащий односторонние долговременные запоминающие устройства 3 дл каждого модул , дополнительный двоичный сумматор 4 и блок последовательно соединенных двоичных сумматоров 5-7, предназначенных дл суммировани констант; выходной двоичный сумматор 8
дл окончательного суммировани суммы и переносов, поступающих с выходов блока сумматров; сумматор 9 ранга числа дл суммировани переносов, поступающих -из старших разр дов сумматоров 4-7 и из схемы переноса 10 (на выходе сумматора 9 вырабатываетс двоичный код ранга входного числа); схему 11 анализа содержимого старших разр дов результата, предназначенную дл выработки признаков знака и переполнени входного числа; выходной регистр 12 дл временного запоминани преобразованного числа. Устройство работает следующим образом. Код числа .4, дл которого необходимо выработать позиционные пр:изнаки, по входным
шинам приннмаетс на входной регистр /. Выходные сигналы входного регистра подаютс на входы блока 2 хранени констант. Адресом лТ,л обращени в соответствующую таблицу констант служит двоичный код остатка, записанный на входном регистре по соответств ю
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1451728A SU365701A1 (ru) | 1970-06-19 | 1970-06-19 | ВСЕСОЮЗНАЯ iтЙЁ tft . ^>&^" - i-=---- |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1451728A SU365701A1 (ru) | 1970-06-19 | 1970-06-19 | ВСЕСОЮЗНАЯ iтЙЁ tft . ^>&^" - i-=---- |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU365701A1 true SU365701A1 (ru) | 1973-01-08 |
Family
ID=20454349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1451728A SU365701A1 (ru) | 1970-06-19 | 1970-06-19 | ВСЕСОЮЗНАЯ iтЙЁ tft . ^>&^" - i-=---- |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU365701A1 (ru) |
-
1970
- 1970-06-19 SU SU1451728A patent/SU365701A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU662933A1 (ru) | Преобразователь кодов | |
| SU365701A1 (ru) | ВСЕСОЮЗНАЯ iтЙЁ tft . ^>&^" - i-=---- | |
| US3026035A (en) | Decimal to binary conversion | |
| DE68923708D1 (de) | Regelsystem für einen motor. | |
| KR930001081A (ko) | 신호를 버스상에 전송하는 방법 및 장치 | |
| SU484520A1 (ru) | Устройство дл сложени чисел в системе остаточных классов | |
| SU377766A1 (ru) | УСТРОЙСТВО дл ФОРМИРОВАНИЯ позиционных | |
| SU1488968A1 (ru) | Устройство для преобразования чисел из кода системы остаточных классов в позиционный код с контролем ошибок | |
| ATE153457T1 (de) | Datenmischungsschaltung | |
| SU525947A1 (ru) | Преобразователь двоичного кода в код системы остаточных классов | |
| SU744549A1 (ru) | Преобразователь кода из системы остаточных классов в позиционный код | |
| SU451081A1 (ru) | Устройство дл контрол аппаратуры обработки данных | |
| SU451996A1 (ru) | Устройство дл преобразовани координат | |
| SU1104501A1 (ru) | Устройство дл определени ранга числа | |
| SU363119A1 (ru) | Регистр сдвига | |
| SU433474A1 (ru) | Устройство для преобразования кодов | |
| SU1091164A1 (ru) | Устройство дл последовательного выделени единиц из двоичного кода | |
| SU1193663A1 (ru) | Сумматор уплотненных кодов | |
| SU775730A1 (ru) | Устройство дл преобразовани пр мого кода в дополнительный | |
| SU813408A1 (ru) | Преобразователь кодов из системыОСТАТОчНыХ КлАССОВ B дВОичНыйпОзициОННый КОд | |
| SU379978A1 (ru) | Преобразователь двоичного кода в частоту | |
| SU612240A1 (ru) | Преобразователь целой части двоичного кода в двоично-дес тичный | |
| SU367456A1 (ru) | Запоминающее устройство с произвольной одновременной выборкой переменного массива | |
| SU1142826A1 (ru) | Устройство дл преобразовани двоичных чисел в двоично-дес тичные и обратно | |
| SU699519A1 (ru) | Устройство дл преобразовани двоичных чисел в двоично-дес тичные |