SU376813A1 - УСТРОЙСТВО дл ПРОВЕРКИ ФЕРРИТОВЫХ МАТРИЦ - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и может быть использовано дл  проверки запоминающих устройств ЦВМ.

Известно устройство дл  проверки ферритовых матриц, содержащее блок управлени , соединенный с блоками регистра адреса, дешифраторов , усилителей считывани  -и блоком контрол , и генераторы импульсов тока, входы которых подключены к соответствующим выходам блока управлени . При использовании этого устройства область хранени  информации определ етс  с помощью плавного изменени  амплитуды импульсов тока.

Недостатками известного устройства  вл ютс  низка  точность определени  амплитуды импульсов тока и трудность автоматизации режима проверки ферритовых матриц.

Целью изобретени   вл етс  автоматизаци  режима проверки ферритовых матриц.

Поставленна  цель достигаетс  путем того, что предложенное устройство содержггг в каждом генераторе импульсов тока Л оконечных каскадов с амплитудой импульсов, пропорциональной 2, где п - номер каскада («., 2,....,N), переключатели и имитаторы нагрузки. Выходы оконечных каскадов соединены с нервыми входами соответствующих переключателей, вторые входы которых подключены .к блоку управлени . При этом первые ВЫХОДЫ переключателей соединены со

входом блока дешифраторов, а вторые - с имитаторами нагрузки.

Блок-схема предложенного устройства изо бражена на чертеже.

Устройство содержит блок управлени  1, блок регистра адреса 2, блок дешифраторов 3, провер емую ферритовую матрицу 4, блок контрол  5, блок усилителей считывани  6, формирователи генераторов импульсов тока 7, 8, оконечные каскады генераторов импульсов тока 9-f-14, переключ.атели 15-н20 и имитаторы нагрузки 21-н26.

Блок управлени  / предназначен дл  выработки необходимых импульсов и потенциалов , управл ющих работой остальных блоков . Блок 1 соединен с блоками 2, 3, 5, и 6, формировател ми 7, 8 и вторыми входами переключателей .

Блок регистра адреса 2 предназначен дл  последовательного выбора обмоток провер емой матрицы 4 и представл ет собой р д тирггеров, работающих в режиме счетчика.

Блок дешифраторов 3 предназначен дл  выбора соответствующей обмотки данной координаты матрицы 4. Провер ема  матрица 4 соединена с блоком усилителей считывани  6.

Блок контрол  5 предназначен дл  контрол  соответстви  записанной и считываемой

информации. Блок контрол  5 соединен с блоком 1..

Блок усилителей считывани  6 предназначен дл  усилени  считанного сигнала и осуществлени  его амплитуднов|ременной селекции и соедин-ен с блоком 5.

Формирователи генераторов импульсов тока 7, 8 формируют передний и задний фронты и вершины -импульса при заданной длительности импулсьа. Выход формировател  7 соединен со входами оконечньрх каскадов 9-11, а выход формировател  S -со входами оконечных каскадов 12-14.

Оконечные каскады 9-14 предназначены дл  генерир01вани  стабилизированных импульсов тока, амплитуда импульсов которых пропорциональна 2, где п - номер каскада (, 2,....,N). Так-оковечные каскады 9 и 12 имеют номер 1 и генерируют импульсы с минимальной амплитудой (2 2), каскады 10 и 13 имеют номер 2 и генерируют импульсы с амплитудой, в два раза 1большей (2 4). Последние каскады 11 и 14 имеют номер N и генерируют импульсы с максимальной амплитудой (2). Число Л зависит от .необходимой точности, что определ ет минимальную дискретность «а - величину амплитуды тока оконечных каскадов 9, 12, и максимальной величины амплитуды импульсов тока, котора  равна сумме амплитуд всех каскадов

данного генератора тока (2 + 22 + ... + ). ,

Число генераторов тока (на чертеже условно показано два) определ етс  используемой системою выборки, например, в системе выборки 2,5Д их должно быть четыре и т. д.

Выходы оконеЧных каскадов Р-14 соединены с первыми входами переключателей 15-20, предназначенных дл  коммутации выходов оконечных каскадов 9-14, т. е. соединени  их либо с соответствующими входами блока дбшфираторОБ S, либо с -имитаторами нагрузки. В качестве переключателей могут быть использованы реле. Первые выходы переключателей /5-17 объединены и соединены со входом блока дешифратора 5. Первые выходы переключателей 18-20 объединены и соединены с входом блока дещифраторов 3. Вторые выходы переключателей

соединены с -имитаторами нагрузки .

Имитаторы нагрузки предназначены дл  сохранени  режима работы оконечных каскадов 9-г-14 при отключеиии их выходов от блока дешифраторов 3. Дл  сохранени  режима работы формирователей импульсов 7, 8 входы око-неч«ых каскадов 9-14 присоединены к ним посто нно, поэтому дл  сохранени  режима работы оконечных -каскадов 9-14 необходимо, чтобы и нагрузка этих каскадов также не мен лась.

Устройство работает следующим образом.

При определени  области хранени  информации оператор с помощью набора элементов , управл ющих работой переключателей , устанавл-И1вает граничные значени  амп-литуд импульсов тока. При этом блок управлени  1 подает управл ю щие сигналы на вторые входы переключателей . Вьгбранные переключатели соедин ют выходы соответствующих оконечных каскадов с входом блока дешифраторов 3, определ   тем самым амплитуду им-пульсов то-ка, которые подаютс  на ферритовые сердечники матрицы 4. Не выбранные переключатели соедин ют выходы остальных оконечных каскадов с имитаторами нагрузки.

Предмет изобретен-и  

Устройство дл  проверки ферритовых матриц , содержащее блок управлени , соединенный с блоками регистра адреса, дешифраторов , усилителей считывани  и блоком контрол , и генераторы импульсов тока, входы которых подкл-ючены к соответствующ-им выходам блока управлени , отличающеес  тем, что, с целью автоматизации режима проверки матриц, оно содержит в каждом генераторе импульсов тока N оконечных каскадов с амплитудой импульсов, пропорциональной 2, тде п-номер каскада (п, 2,...,N), переключатели и имитаторы нагрузки; выходы оконечных каскадов соединены с первыми входами соответствук щих переключателей, вторые входы которых подключены к блоку управлени ; при этом первые выходы переключателей соединены со входом блока дешифраторов , а вторые выходы подключены к имитаторам нагрузки.