SU377778A1 - УСТРОЙСТВО дл КОНТРОЛЯ БЛОКА УПРАВЛЕНИЯ - Google Patents
УСТРОЙСТВО дл КОНТРОЛЯ БЛОКА УПРАВЛЕНИЯInfo
- Publication number
- SU377778A1 SU377778A1 SU1336502A SU1336502A SU377778A1 SU 377778 A1 SU377778 A1 SU 377778A1 SU 1336502 A SU1336502 A SU 1336502A SU 1336502 A SU1336502 A SU 1336502A SU 377778 A1 SU377778 A1 SU 377778A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- control
- outputs
- inputs
- circuits
- triggers
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Description
1
Изобретение относитс к области электронных цифровых вычислительных машин и может быть использовано дл контрол правильности совместной работы устройства управлени и устройств-исполнителей вычислительной машины в процессе исполнени команды.
Известно устройство дл контрол блока управлени , состо щее из схем «ИЛИ, формировател эталонного набора сигналов, одноразр дных счетчиков и вентилей.
Устройство обладает р дом существенных недостатков. Одним из недостатков известного устройства вл етс контроль оборудовани , относ щегос только к устройству управлени . Увеличение объема контролируемого оборудовани при охвате контролем местного управлени устройств-исполнителей приводит к значительному увеличению количества шин св зей за счет возвратной передачи сигналов.
Другим недостатком, вытекающим из того, что эталонный набор зависит от кода операции и не зависит от контрольных сигналов кода операции, вл етс отсутствие преемственности контрол кода команды, а следовательно , и ее операционный части, и контрол правильности управлени .
Кроме того, устройство неприменимо в вычислительной машине, имеющей совмещение во времени исполнени команды с выборкой
и подготовкой исполнени следующей по программе команды.
С целью повышени достоверности контрол в предлагаемом устройстве выходы блока 5 управлени соединены со входами схем свертки по mod 3, одноименные выходы первой и второй схем свертки по mod 3 соединены со входами первой и второй схем «ИЛИ, выходы которых соединены с первыми входами
0 первого и второго триггеров, вторые входы этих триггеров соединены с выходами блока управлени , выходы триггеров через схемы «И соединены с первыми входами третьей и четвертой схем «ИЛИ, другие входы которых
5 соединены с соответствующими выходами третьей и четвертой схем свертки по mod 3, выходы третьей и четвертой схем «ИЛИ соединены со входами третьего и четвертого триггеров, первые выходы которых через п 0 тую схему «ИЛИ соединены с третьей схемой
«И, а вторые выходы соединены с четвертой
схемой «И и управл ющие входы всех схем
«И соединены с выходами блока управлени .
На чертеже дана блок-схема предлагаемого
5 устройства дл контрол блока управлени .
Устройство содержит формирователи /-4 сигналов-подписей схемы сверток по mod 3, причем одноименные выходы формирователей 1 и 2 через схемы «ИЛИ 5 к 6 поступают на
0 триггеры 7 и 8 подготовительного этапа, их
выходы через схемы «И 9 н 10 поступают на входы схем «ИЛИ П и 12, на другие входы которых поступают одноименные выходы формирователей 3 к 4 схем сверток по mod 3. Выходы схем «ИЛИ 11 и 12 поступают па входы триггеров 13 и 14 исполнительного этапа, выходы которых, в свою очередь, соединены с входами схемы «И 15 и через схему «ИЛИ 16 - со схемой «И 17.
Каждой выполн емой устройством операции поставлено в соответствие одно из трех чисел: 1, 2 и 3. Сигналы, представл ющие собой двоичный код одного из этих чисел, вл ютс сигналом-подписью выполненной операции . В качестве формирователей сигналовподписей могут использоватьс любые известные формирователи вычета по mod 3, представл ющие собой шифраторы, комбинационные сумматоры по mod 3 дл одновременно поданных потенциальных сигналов или счетчики по mod 3 дл последовательно поступающих импульсных сигналов. При сочетании импульсных и потенциальных сигналов возможно комбинирование этих средств получени вычетов.
Устройство работает следующим образом.
Сигналы блока управлени , подготавливающие исполнение команды, поступают на соответствующие формирователи 1 н 2 сигналов-подписей . Сигнал, последний в наборе сигналов управлени , вызывает по вление на выходе формировател сигнала-подписи, который через схемы «ИЛИ 5 6 одноименных разр дов подаетс на входы триггеров 7 и 5 соответственно, причем исходное состо ние каждого триггера устанавливаетс одноименным контрольным разр дом кода операции, поступающим из блока, где хранитс код подготавливаемой операции. Сигналы-подписи на триггеры 7 и 5 поступают последовательно с интервалом, не меньщем разрешающей способности счетного входа.
По окончании подготовительного этапа управлени образовавшийс на триггерах 7 и S промежуточный сигнал-подпись через схемы «И 9 и 10 и схемы «ИЛИ 11 и 12 поступает
как исходное состо ние на триггеры 13 и 14 исполнительного этапа. Затем по мере завершени работы отдельных устройств на исполнительном этапе через схемы «И 11 или 12 5 на входы триггеров 13 или 14 соответственно поступ т одноименные с ними разр ды сигналов-подписей , выработанные формировател ми J и 4. Последним действием выполн емой команды вл етс опрос схем «И 15 и 17,
0 причем, если каждый триггер 13 и 14 окажетс в нулевом состо нии, то на выходе схемы «И 15 возникнет сигнал о правильном управлении , если же хот бы один триггер находитс в единичном состо нии, то со схемы «И
5 17, открываемой через схему «ИЛИ 16, выдаетс сигнал о наличии ошибки в управлении , выразившейс в по влении дополнительных или пропадании основных сигналов управлени .
Предмет изобретени
Устройство дл контрол блока управлени , содержащее схемы свертки по mod 3, триггеры и логические схемы, отличающеес тем, что, с целью повышени достоверности контрол , выходы блока управлени соединены со входами схем свертки по mod 3, одноименные выходы первой и второй схем свертки по
0 mod 3 соединены со входами первой и второй схем «ИЛИ, выходы которых соединены с первыми входами первого и второго триггеров , вторые входы этих триггеров соединены с выходами блока управлени , выходы триггеров через схемы «И соединены с первыми входами третьей и четвертой схем «ИЛИ, другие входы которых соединены с соответствующими выходами третьей и четвертой схем свертки по mod 3, выходы третьей и
0 четвертой схем «ИЛИ соединены со входами третьего и четвертого триггеров, первые выходы которых через п тую схему «ИЛИ соединены с третьей схемой «И, а вторые выходы соединены с четвертой схемой «И и управл ющие входы всех схем «И соединены с выходами блока уп.оавлени .
Упраёл ющце сигналш от 5лока упраблени
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1336502A SU377778A1 (ru) | 1969-06-03 | 1969-06-03 | УСТРОЙСТВО дл КОНТРОЛЯ БЛОКА УПРАВЛЕНИЯ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1336502A SU377778A1 (ru) | 1969-06-03 | 1969-06-03 | УСТРОЙСТВО дл КОНТРОЛЯ БЛОКА УПРАВЛЕНИЯ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU377778A1 true SU377778A1 (ru) | 1973-04-17 |
Family
ID=20446023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1336502A SU377778A1 (ru) | 1969-06-03 | 1969-06-03 | УСТРОЙСТВО дл КОНТРОЛЯ БЛОКА УПРАВЛЕНИЯ |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU377778A1 (ru) |
-
1969
- 1969-06-03 SU SU1336502A patent/SU377778A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3523278A (en) | System for confirming the validity of repetitively sampled digital data | |
| SU377778A1 (ru) | УСТРОЙСТВО дл КОНТРОЛЯ БЛОКА УПРАВЛЕНИЯ | |
| US3056108A (en) | Error check circuit | |
| US3521036A (en) | Binary coded decimal counter | |
| US3668652A (en) | Apparatus for controlling jumping operations for a program control equipped with stepping mechanism | |
| US3151238A (en) | Devices for dividing binary number signals | |
| GB1154673A (en) | Improvements in or relating to Electronic Shift Registers. | |
| SU1499458A1 (ru) | Умножитель числа импульсов | |
| SU1485224A1 (ru) | Устройство для ввода информации | |
| SU839060A1 (ru) | Устройство дл контрол -разр д-НОгО СчЕТчиКА | |
| SU1619279A1 (ru) | Устройство дл имитации неисправностей | |
| SU824120A1 (ru) | Способ измерени однократныхВРЕМЕННыХ иНТЕРВАлОВ | |
| RU2024926C1 (ru) | Устройство для контроля временных рассогласований импульсных последовательностей | |
| SU809168A1 (ru) | Устройство дл сравнени чисел | |
| SU383218A1 (ru) | Устройство определения длительности элементарной посылки телеграфных сообщений с различными скоростями телеграфирования | |
| SU1290536A1 (ru) | Устройство дл преобразовани числа из системы остаточных классов в позиционный код | |
| SU594585A1 (ru) | Управл емый делитель частоты | |
| SU824178A1 (ru) | Генератор потоков случайных событий | |
| SU538484A1 (ru) | Селектор информационных импульсов | |
| SU1465892A1 (ru) | Устройство дл моделировавани технологии программировани | |
| SU378804A1 (ru) | Аналого-цифровая следящая система | |
| SU752811A1 (ru) | Устройство проверки счетчиков | |
| SU450166A1 (ru) | Вычислитель разности двух чисел | |
| SU826280A1 (ru) | МНОПЖАНАЛЬНОе УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ | |
| SU1622857A1 (ru) | Устройство дл контрол электронных схем |