SU408376A1 - Устройство для контроля разрядных токов в накопителе информации - Google Patents

Description

1

Изобретение относитс  к за-поминающим устройствам.

Известно устройство дл  контрол  разр дных токов в накопителе информации, содержащее датчики сигналов по количеству разр дов , выходы которых подключены к одним входам соответствующих схем «И, другие входы которых подсоединены к управл ющим щинам, а выходы - ко входам схем «ИЛИ, схему обнаружени  ошибки, схемы индикации , .причем разр ды накопител  объединены в группы.

Однако известные устройства имеют невысокое быстродействие, малую надежность и неполноту контрол .

С целью устранени  отмеченных недостатков устройство содержит схемы «И-НЕ по количеству разр дов в группе и количеству групп, входы которых подключены к выходам соответствующих схем «ИЛИ, а выходы - ко входам дополнительно введенных. двух щифраторов, выходы одного нз которых подключены .к первой схеме индикации, выходы другого - к схеме обнаружени  ошибки и второй .схеме индикации, две дополнительные схемы «И, один входы которых -подсоединены к выходам схемы обнаружени  ошибки , другие - к управл ющим шинам, а выходы - к третьей и четвертой схемам индикации соответственно.

На чертеже изображена блок-схема устройства дл  контрол  разр дных токов в накопителе информации, содержащем, например по 2 разр да, в Каждой из двух групп разр дов.

Устройство содержит в каладом разр де датчик сигналов 1, подключенный к схеме «И 2, инвертору 3, соединенному с одним входом схемы «И 4, другой вход .которой подключен к выходу инвертора 5, св занному со схемой «И 6. Выходы «И 2, 4 и 6 подсоединены ко входам схемы «ИЛИ 7. Выходы схем «ИЛИ 7 одноименных разр дов групп подключены к схемам «И-НЕ 8.

Выходы схем «ИЛИ 7 всех разр дов одной группы подключены к -соответствующей схеме «И-НЕ 9, выходы которых подключены ко входам шифратора группы 10. Выходы схем «И-НЕ 8 подсоединены ко входам шифратора разр да 11, выходы которого св заны со схемой обнаружени  ошибки 12.

Устройство содержит две дополнительные схемы «И 13 и 14, одни входы которых подключены к схеме 12, а также схемы индикации: первую 15, вторую 16, третью 17 и четвертую 18, подключенные к выходам шифраторов 10 и 11, схем «И 13 и «И 14 соответственно .

Другие входы схем «И 13 и 14 подсоединены .к управл ющим щинам «Чтение 19 и

«Запись 20. Одни из входов схем «ИЛР 7 подключены к управл ющим шинам 21 и 22.

Входы инверторов 5 и одни входы схем «И 6 всех разр дов подсоединены к «нформационным шинам 23, 24, 25 и 26 соответственно. Выход схемы обнаружени  ошибки 12 св зан с выходной шиной 27 устройства. Устройство работает следуюн1,им образом. В такте «Чтение в адресно-разр дных обмотках всех разр дов наконител  протекает ток. Датчики сигналов 1 выдают сигналы, указываюш ,ие на наличие токов в обмотках. Эти сигналы поступают на схемы 2, 3 « 6. На выходах схем 2 по вл ютс  сигналы, которые через схемы 7 поступают на схемы 8 и 9.

При исправной работе всех разр дов на выходах схем 8 и 9 сигналы отсутствуют. На выходах шифраторов 10 и 11 также нет сигналов и схемы индикации 15 и 16 наход тс  в нулевом положении. В нулевом положении наход тс  -и схемы индикации 17 « 18. Схема обнаружени  ошибки 12 указывает на исправную работу устройства.

В случае неисправности (отсутствии тока) в каком-либо разр де, например в разр де, св занном с информационной шиной 23, т. е. в нервом разр де I грунпы, сигнал на выходе схемы 1 отсутствуете схема 7 не срабатывает. В этом случае на выходе схемы 8, св занной с неисправным разр дом, по вл етс  сигнал. Сигнал имеетс  также на выходе схемы 9 груп.пы разр дов, в котором произошла ошибка . На выходах остальных схем 8 и 9 сигналов нет. Шифраторы 10 и 11 на основании информации , поступающей на их входы, определ ют позицию И группу неисправного разр да. Схемы индикации 16 « 15 показывают, что ошибка произошла в первом разр де I груины . Схема обнаружени  ошибки 12 выдает сигнал, указывающий на неисправность в разр дных цеп х наколител , а схема индикации 17 показывает, что ошибка возникла в такте «Чтение.

В случае, когда нет обращени  к ка1кой-либо группе разр дов, например к I группе, на шину 21 поступает сигнал, который передаетс  на выходы схем 7 данной грунпы и тем самым эта группа р.азр дов блокируетс  от участи  в процессе контрол  остальных разр дов .

При нормальной работе накопител  в такте «Запись в адресно-разр дных обмотках разр дов , в которых записываютс  единицы, протекают токи, а разр дов, в которых записываютс  нули, токи отсутствуют.

Предположим, что на шины 23-26 поступает информаци  1001, т. е. в первом разр де I группы и втором разр де II группы записываютс  единицы, а во втором разр де I группы и первом разр де II группы записываютс  нули. Тогда при исправной работе всех разр дов на выходах датчиков сигналов разр дов, относ щихс  к шинам 23, 26 имеютс  -сигналы , а на выходах датчиков сигналов, относ щихс  к шинам 24, 25 сигналов нет.

Рассмотрим работу разр да, в котором записываетс  единица. Отметим, что в такте «Запись схемы 2 в контроле не участвуют.

Сигнал от датчика 1 вместе с тактовым сигналом управленн  шины «Запись 20 и информационным сигналом шины 23 поступают на схемы 3, 4, 5 н 6. На выходе схемы 6, а, следовательно, и па выходе схемы 7 по вл ютс  сигналы.

10 В разр дах, в которых занисываютс  нули, сигналы от датчика 1 отсутствуют, на выходах схем 6 сигналов нет, но в этом случае сигналы по вл ютс  на выходах схем 4, а следовательно , и на выходах схем 7. 15 Следовательно, при нормальной работе разр дных цепей токов накопител  на выходах схем 7 независимо от информации, записываемой в накопителе, по вл ютс  сигналы. Наличие сигналов на всех выходах схем 7, как 20 уже было указано, показывает на исправную работу наконител .

Если в обмотке разр да, в который записываетс  единица, ток отсутствует, то на выходе схемы 1 сигнала нет и схемы 6, 4 -и 7 не 25 срабатывают. Отсутствие сигнала на выходе схемы 7 анализируетс  схемами 8-12 и 14 аналогично анализу в такте «Чтение. На выходной шине 27 по вл етс  сигнал, указывающий на неисправность, а схемы индикации О, 15, 16, и 18 показывают место неисправного разр да ц такт «Запись, в котором возникла ошибка. Устройство контрол  обнаруживает также неисправность в случае, когда на каком-либо разр ду записываетс  нуль, а в ад5 ресно-разр дной обматке протекает ток.

Блокировка группы разр дов, к которой нет обращени , производитс  по описанному дл  такта «Чтение процессу.

Итак, устройство контрол  разр дных токов 0 позвол ет обнаружить все возможные ощибки в каком-либо разр де с указанием места и характера неисправности.

Обнаружение ошибки и такта, в котором она произошла, может быть определено схе5 мами 12-14, 17 и 18 и в случае, если входы схемы 12 подключить к выходам шифратора 10. Выбор варианта соединени  схем зависит от числа разр дов в группе и числа групп- разр дов . Экономичнее произвести подключение 0 входов схемы 12 к шифратору с меньшим числом выходов.

При применении описанного устройства в накопителе, в котором нет разделени  р-азр дов на группы, схемы 9, 10 и 15 и шины 21, 22 5 должны отсутствов.ать.

Предмет изобретени 

Устройство дл  контрол  разр дных токов з 0 накопителе информации, содержащее датчики сигналов но количеству разр дов, вь1ходы которых подключены к одним входам соответствующих схем «И, другие входы которых подсоединены к управл ющим шинам, а вь15 ходы - ко входам схем «ИЛИ, схему обнаружени  ошибки, схемы индикации, .причем разр ды накопител  объединены в группы, отличающеес  тем, что, с целью увеличени  быстродействи  и повышени  надежности устройства, оно €одержит схемы «И-НЕ по количеству разр дов в группе и количеству групп, входы которых подключены к выходам соответствующих схем «ИЛИ, а выходы - ко входам дополнительно введенных двух

шифраторов, выходы одного из которых иодключены к первой схеме индикации, выходы другого - к схеме обнаружени  ошибки и второй схеме индикации, две дополнительные схемы «И, одни входы которых подсоединены к выходам схемы обнаружени  ошибки, другие - к управл ющим шинам, а выходы - к третьей и четвертой схемам индикации соответственио .

QIH