SU414543A1 - - Google Patents

Description

1

Изобретение относитс  к электроизмерительной технике и может быть использовано дл  повышени  помехоустойчивости цифровых частотомеров.

Известный оптимизатор режима работы интегрирующего частотомера, содержащий блок вычислени  разности, блок пам ти и блок управлени , характеризуетс  пониженной помехоустойчивостью .

Предложенный оптимизатор отличаетс  от известных тем, что в нем блок вычислени  разности снабжен механическим сдвиговым переключателем , с первым р дом клемм которого соединены выходы младщих, начина  с третьего , триггеров счетчика блока вычислени  разности, а со вторым р дом - оба входа схемы «И и входы младщих разр дов схемы «ИЛИ блока вычислени  разности. Такое выполнение устройства позвол ет повысить его помехоустойчивость.

Блок-схема оптимизатора приведена на чертеже.

Оптимизатор состоит из блока вычислени  разности 1, блока пам ти 2 и блока управлени  3. Блок вычислени  разности содержит реверсивный двоичный счетчик 4, схемы «И 5, 6, 7, схему «ИЛИ 8 и механический сдвиговый переключатель 9.

Устройство работает следующим образом.

Когда помеха отсутствует, переключатель должен быть установлен в положение, при котором соединены между собой одноименные контакты: а-о, b-/г и т. д.

Если в результате анализа динамических свойств сигиала исследуемого процесса в течение предыдущего цикла оптимизатором был выбран t-й режим работы частотомера, то на -м выходе блока пам ти 2 установитс  потенциал , разрещающий работу частотомера с тактом , н анализ производной процесса в течение времени Ат 4Л/,-.

В результате анализа производной в течение времени Ат,- в реверсивном двоичном

счетчике 4 накапливаетс  разность импульсов АЖ, в зависимости от величины которой возможны три варианта дальнейшей работы онтимизатора:

а), разность оптимальна, следоватёльно , врем  интегрированн  было задано равным оптимальному и следующие четыре измерени  частотомер проведет с тем же тактом А/,-;

б), разность меньще оптимальной, следовательно, врем  интегрировани  было

задано меньще оптнмального, поэтому разрещающий потенцнал переместитс  на (i-fl)-bni выход, Af;j-i A/,- и следующие четыре измерени  частотомер проведет с большим временем интегрировани ;

в) АУУ,16, разность больше оптимальной, следовательно, врем  интегрировани  было задано больше оптимального, поэтому разрешающий потенциал переместитс  на (i-1)-ый выход, и следуюшие четыре измерени  частотомер проведете меньши; 1 временем интегрировани  Ati-.,ti.

Когда Б модулирующем сигнале имеетс  помеха, переключатель должен быть поставлен в положение, при котором между собой соединены контакты а-Ь, b-с, с-d . . . и т. д. При зтом услови  сохранени , увеличени  или уменьшени  такта измен ютс , а именно:

а) длительность сохран етс  при

такта

увеличиваетс  при

такт. уменьшаетс  при

Предмет изобретени 

Оптимизатор режима работы интегрирую;дего частотомера, содержащий блок вычислени  разности, блок пам ти и блок управлени , отличающийс  тем, что, с целью повышени  помехоустойчивости, блок вычислеьи  разности с; абже11 механическим сдвиговым переключателем, с первым р дом клемм которого соединены выходы младших, начина 

с третьего, триггеров счетчика блока вычислени  разности, а со вторым р дом - оба входа схемы «И и входы младших разр дов схемы «ИЛИ блока вычислени  разности.