SU428558A1 - Последовательно-параллельный двоичный счетчик - Google Patents

Description

1

Счетчик может при мен тьс  в вычислительных устройствах, в быстродействующих аналого-цифровых преобразовател х, цифровых прИбО|ра,х, июпользующих припцил подсчета И1М1ПуЛВСОВ.

При nocTipoBHHH счетчижов Имлульсав на триггерах последние морут соедин тьс  либо последовательно, л-ибо через логические элементы в схему параллельного счета.

В первом случае бьгстродейст1вие счетчика ап1редел ;еТС  скоростью прохождени  еднницы си1лнала через все раз-р ды и зависит от быстродействи  каждого триггера.

Дл  увеличени  быстродействи  требуетс  иопользсвать высокочастотные траНэистары либо строить триггеры по ненасыщенной схеме с ислользова.нйем неленейпых обратных св зей .

Другим способом увеличени  быстродействи   вл етс  параллельна  запись едииип в разр ды счетчи1ка, если в предыдущих уже записа«ы единицы.

Одиа1ко существующие схемы обладают громоздкостью или наличием больщого количества элементов задержки дл  обеспечени  надеж ного сраб-атывани , что приводит к нецел ecooi6p а:зн ым in остр оен и жм многор аэр  дн ых счетчиков по параллельной схеме.

В цел .х повыщени  быстродействи  триггеры п-разр дного двоичиого счетчика включены попарно в группы, содержащие кроме тр/иггеров элементы Л01ГИ|КИ (логическую схему входа, схему «И, инвертор, формирователь сброса, управл ющую схему «П). Количестео групп piaiBHO /г/2. Если количество разр дов счетчика  ечетное, то последний разр д выступает как са1мосто тельна  группа . Триггеры ка-ладой группы В1ключены в последовательный двухраэр дный счетчик, иа вход которого поступают только три счетных импульса. Сброс в нулевое состо ние этого счетчика осущест1вл етс  схемой, котора  выдает сбросовый сигнал с иекоторой задержкой по сравнению с моментом прихода четвертого счетного им/пульса. Входные И1М пульсы поступают оановременно -на все группы триггеров, однако срабатывание каждой гругапы происходит только в там случае, если присутствует разрешающий на управл ющем входе группы.

На фиг. 1 показана функциональна  схема триггер1ной группы; на фиг. 2 - схема щести разр дов многоразр дного счетчика.

Кажда  триггерп-а  группа содержит два триггера 1 .и 2, входную схему «И 3, управл ющую схему «И 4, инвертор 5 и формирователь 6 сброса.

Если триггеры сброщены в нулевое состо ние , то па выходе схемы 4 присутствует логический нуль, который запрещает срабатыва